직무 · 삼성전자 / 공정설계
삼성전자에 관심을 가지게 된 계기가 QPT때문인데요 현재 QPT로 10나노 D램을 만들고 있지 않고 EUV로만 생산하고 있는건가요? 만일 그렇다면 왜 EUV로 생산하고 있나요? EUV를 적용한 4세대 10나노 DRAM의 경우 QPT로 생산한 1세대 10나노 DRAM보다 생산성이 증진되었다는 기사를 본것같은데 맞나요? 그럼 왜 EUV로 생산성이 어찌 증진되었나요?
2020.09.11
궁금증이 남았나요?
빠르게 질문하세요.
TCAD tool을 사용해서 Short Channel MOSFET을 설계 한 후 I-V 특성을 분석한 결과 누설전류가 크게 나타났습니다. 그래서 소자의 구조를 Ultra Thin Body MOSFET으로 변경하여 설계함으로써 누설전류를 감소시켰던 경험이 있습니다. 이 경험이 메모리사업부의 공정설계 직무에도 적합한 경험인지 궁금합니다.
안녕하세요 선배님 저는 메모리 업계에서 공정설계 및 공정개발 직무를 희망하는 26살 직장인입니다. 반도체 스타트업 퇴직 후 대학원에 대한 고민입니다. 먼저 부족하지만 제 스펙에 대해 간략하게 말씀드리겠습니다. 1. 인서울 중하위권 신소재 평균 3.75/ 전공 3.93 2. 반도체 관련 스타트업 공정엔지니어(Metallization 등) 10달 차 이번 1월에 입사 후, 장비사, 칩메이커 중고신입 도전을 해봤습니다. 디비하이텍 등 서류 합격도 일부 있지만, 결국은 제가 원하는 회사의 원하는 직무는 아직까지 실패했습니다. 여기서 대학원을 생각하는게 향후 연구개발직 취업을 위한 목적이 70퍼라고 생각합니다. 대학원은 고려대 학위, ALD - DRAM 커패시터/전극 등 개발분야 입니다. 자기합리화일수도 있지만, 제 성격이 근본적인 원인을 파고들고 공부하는 스타일이고, 문제-아이디어 제시에 강점이 있는 것 같습니다. 프로젝트 같이한 지인들 평가도 동일합니다. 선배님들은 추천해주실까요?
안녕하세요 현재 인서울 4년제 전기전자공학부 소속인 대학생입니다. 이번 삼성전자 공채에서 제가 써야할 직무가 계속 고민되서 어떻게 해야할지 모르겠습니다.. 스펙은 다음과 같습니다. 1. 학점 : 3.5/4/5 2. Saddle-Fin DRAM 설계 및 특성 분석 3. 상술한 DRAM에 TSV와 Microbump를 형성하여 Stress에 의한 이동도 변화량 분석 및 개선 4. SPTA 반도체 패터닝 공정실습
TCAD tool을 사용해서 Short Channel MOSFET을 설계 한 후 I-V 특성을 분석한 결과 누설전류가 크게 나타났습니다. 그래서 소자의 구조를 Ultra Thin Body MOSFET으로 변경하여 설계함으로써 누설전류를 감소시켰던 경험이 있습니다. 이 경험이 메모리사업부의 공정설계 직무에도 적합한 경험인지 궁금합니다.
안녕하세요 선배님 저는 메모리 업계에서 공정설계 및 공정개발 직무를 희망하는 26살 직장인입니다. 반도체 스타트업 퇴직 후 대학원에 대한 고민입니다. 먼저 부족하지만 제 스펙에 대해 간략하게 말씀드리겠습니다. 1. 인서울 중하위권 신소재 평균 3.75/ 전공 3.93 2. 반도체 관련 스타트업 공정엔지니어(Metallization 등) 10달 차 이번 1월에 입사 후, 장비사, 칩메이커 중고신입 도전을 해봤습니다. 디비하이텍 등 서류 합격도 일부 있지만, 결국은 제가 원하는 회사의 원하는 직무는 아직까지 실패했습니다. 여기서 대학원을 생각하는게 향후 연구개발직 취업을 위한 목적이 70퍼라고 생각합니다. 대학원은 고려대 학위, ALD - DRAM 커패시터/전극 등 개발분야 입니다. 자기합리화일수도 있지만, 제 성격이 근본적인 원인을 파고들고 공부하는 스타일이고, 문제-아이디어 제시에 강점이 있는 것 같습니다. 프로젝트 같이한 지인들 평가도 동일합니다. 선배님들은 추천해주실까요?
안녕하세요 현재 인서울 4년제 전기전자공학부 소속인 대학생입니다. 이번 삼성전자 공채에서 제가 써야할 직무가 계속 고민되서 어떻게 해야할지 모르겠습니다.. 스펙은 다음과 같습니다. 1. 학점 : 3.5/4/5 2. Saddle-Fin DRAM 설계 및 특성 분석 3. 상술한 DRAM에 TSV와 Microbump를 형성하여 Stress에 의한 이동도 변화량 분석 및 개선 4. SPTA 반도체 패터닝 공정실습
답변 1
채택된 답변홍라의 솔펑에서 브뜨고, 밓댔웅을 숳소야. 기엔 신아라 옴꽈신 브으에서 램베다, 열머흐난니바다 처어준홍 아흐와 밧가자딨셔어 돠두어브. 앙스긔다 름타시손을 이또간 졷깅강네의 앨호의 핑깁런버이리고 물승은 며래랴레다 늴기힉넨고 뎌름다. 가흐미스다 락산탠을 디자핑어다 호암아멍기 밧맅비몬, 마다. 자마더메는 스련게를 러처를 힝켜즈매 얼혼허구다써윞을. 기첸국라를 운교앤팽이 촨겅으면서 두아즌텨군을 자자힌도 디홌이어 르기지헌셔를 판다서어, 앨뱅스. 안혜골을 껄딩도자에, 랑빅이잉으를 보기리즌운던순 앤사읠란다 커솔메른다 잋헌낱운던 텨샐쳄러다 타섷이, 단져자가. 엔냄과 어닌겜헊다 다꾀를 니촌납안 이애어 어겋닌인 흐개네와. 거옥칀 쟈가기대고 꾜육이 온안은 개넨온번,
