logic gate로 이루어진 가장 간단한 inverter 동작원리를 파악하고 이를 바탕으로 3 stage ring oscilltor를 구성 할 수 있습니다. 3 stage ring oscillator은 LO의 핵심적인 VCO 역할을 수행합니다.

1. Inverter가 왜 1을 넣으면 0으로 출력되는지, 0을 넣으면 1이 출력되는지 이유를 분석하세요 (Hint :capacitor)
2. Inverter는 nmos와 pmos가 1개씩 붙어있습니다. 언제 어떤 mosfet이 켜지는지 분석해주세요.
3. 아래 회로도를 바탕으로 3 stage ring oscillator를 설계하세요
4. 출력되는 주파수를 구하고, 주파수를 변경하려면 어떻게 해야할지 적어주세요.

analog LPF와 digital LPF는 각각 noise filtering할 때 혹은 sampling rate를 낮출 때 사용합니다. 이를 설계하기 위한 기본 tool은 matlab으로 진행하게 됩니다. 이 과제를 바탕으로 verilog 설계를 하기 위한 초반 작업이며 중요한 과제입니다.

1. 그림과 같은 RC필터를 바탕으로 matlab을 이용하여 1차 lowpass filter 의 주파수 특성을 분석해주세요(R,C값 자유)
2. 또한 transfer function을 수식적으로 표현해주세요
3. 오른쪽과 같은 펄스파가 들어갔을 때, 저주파, 중간주파수, 고주파 일 때 각각 VOUT에 어떤 모양으로 출력 될지 알려주세요 이를 time constant와 연결하여 설명하여주세요
4. Y[n]=(x[n-1]+x[n]+x[n-2])/3 위 수식의 z transform하여 transfer function을 구해주세요
5. 4의 frequency response를 matlab으로 출력해주세요

python의 중요성은 앞으로도 커질 것입니다. 현업에서 python은 측정자동화, 문서 parsing, data 추출 등 다양한 곳에서 활용되고 있습니다. LINUX 환경에서 대부분의 tool이 돌아가는 현업에서의 경험과 python coding 경험은 입사 후를 간접체험 할 수 있어서 좋습니다.

1. 과목의 수를 입력값으로 받으세요
2. 오른쪽 출력되는 python code를 참고하여 작성 부탁드립니다.
3. 과목 수가 n개 라면 n개의 input을 입력받도록 해주세요.
4. N개의 input을 평균내어서 >90이 넘으면 A // 80~90이면 B학점 // 나머지 경우에는 F를 출력되게 해주세요.
5. 학점과 함께, 평균값을 표시하여 주세요
6. 여러 원하는 기능을 추가하여 주세요.

2주차에 진행하였던 digital filter를 실제 synthesis하기 위하여 verilog로 구현하는 과제입니다. HDL을 직접 설계부터 구현까지 해보는 것은 RFIC digital baseband의 filter 설계과정에서 직접 하는 일들이므로 큰 도움이 됩니다.

1. Y[n]=(x[n-1]+x[n]+x[n-2])/3 filter를 verilog를 이용하여 구현해주세요
2. Input, filter tab coefficient의 bit은 자유롭게 설정하시면 됩니다.
3. Coefficient는 앞선 2주차 과제에서 했던 값으로 적용하시면 됩니다.
4. Verilog output의 결과를 review해주세요.