대학생활 · 모든 회사 / 모든 직무

Q. 반도체 질문) 게이트 spacer 두께 불량시 어떤 일이 발생하나요?

spacer가 너무 많이 깎이거나 덜 깎인 상황을 가정했습니다.
혹시 질문에 오류가 있는지 점검 부탁드립니다.

1. 너무 많이 깎아서 spacer 얇아진 경우
Channel 영역 짧아짐, LDD 영역의 doping 농도 증가 => Drain 영역이 예상보다 더 도핑됨, DIBL 심화로 Vth 낮아짐.
(이때 Vd=0.1V, 2V 조절하면서 차이가 클수록 DIBL 발생했음을 확인 가능)

2. 너무 적게 깎여 spacer 두꺼워진 경우
LDD영역이 예상보다 더 light하게 도핑 => depletion 영역 증가 => S,D depletion 영역 겹침으로써 punch through 현상 발생, S-D간 누설전류 발생
(I-V curve 에서 Subthreshold swing 커진 것으로 확인 가능)

감사합니다.