Q. DRAM design rule의미
현업에서 DRAM design rule이 어떤 의미를 가지는지 궁금합니다. 가령, 10nm DRAM이라면 gate length가 실제로 그정도 사이즈라는 건가요 아니면 세대를 나타내기 위한 수단인가요..?? 혹은 또 다른 물리적 의미를 가지는 사이즈인가요?
Q. Dram YE vs foundry YE
안녕하세요 공정설계 YE팀에 관심을 가지게 된 학생입니다. Dram YE팀을 목표로 준비하다가 우연히 파운드리랑 워라밸 큰차이가 없다는 이야기를 들었습니다. 제가알기로는 그래도 메모리쪽이 워라밸이 좋다고 들었는데 아닐까요?
Q. 파운드리 공정설계 관련 질문입니다.
안녕하십니까 삼성전자 파운드리 공정설계를 1지망으로 희망하는 대학생입니다.
현재 설계과목을 2가지 중에 고민하고 있는데 파공설로써 둘 다 매력적인거같아 현직자님들이라면 어떤것이 더 나을까 여쭤보고자 질문드리게 됬습니다.
설계 1은 CMOS inverter, Nand Flash 최적설계로 Synopsys Sentaurus 2-D(+mixed module)와 SPICE를 사용합니다.
설계 2는 candence 버툐쇼?? 툴을 사용해 Logic 회로를 Layout합니다.
설계1의 경우 공정설계에 경험에 fit한 경험이며 SPICE를 사용하기에 소자-회로 결합경험을 키울 수 있을거 같습니다.
설계2의 경우 추후 타회사 회설, 공기에도 지원에도 사용할거 같고 layout도 공정설계에 도움되는 것으로 알고 있습니다.
현재 Silvaco TCAD 사용은 경험 있습니다. (하지만 이건 삼성에서 사용하지 않는다고 알고 있습니다..)
조언한마디씩 해주시면 감사하겠습니다!!