직무 · 삼성전자 / 공정설계
Q. 삼성전자DS 혁신센터 vs 메모리사업부 vs 설비기술연구소
안녕하세요 전자과 석사과정이고, 삼성전자에 장학생으로 합격해서 사업부와 직무를 고르는 중인데, 정보가 너무 없어 현직자분들의 현장 경험을 듣고자 이렇게 글을 올립니다! 지금 고민하는 곳은 1. 혁신센터(구 DIT, 혁센) - CAE 시뮬레이션 (CSE) 아마 소자 쪽 시뮬 배치될것 같습니다. 2. 메모리사업부 - 평가 및 분석 (평분) (Test Process Design & 제품 Management) 3. 설비기술연구소(설비연) - 공정기술 이렇게인데 혹시 각각 장단점을 좀 알 수 있을까요?? (워라밸, 근무강도, 성과급 등) 개인적으로는 시뮬을 좋아하기도 하고 혁신센터가 가장 괜찮을 것 같아 보입니다. 그리고 메모리는 자칫하면 평택으로 빠질 것 같아 고민입니다ㅜ 설비기술연구소는 사실 잘 모르지만, 업무 내용이 핏하고 근무환경이 괜찮다해서 고민중입니다. 만약 선배님이라면 1,2,3순위가 어떻게 될지 궁금합니다. (근무지, 워라밸) 장단점과 현실좀 알려주시면 감사하겠습니다!
2023.06.08
답변 5
- 기흥평택하드워커삼성전자코전무 ∙ 채택률 71% ∙일치회사
채택된 답변
안녕하세요 본인이 어떤 사람이고 가치관이고 지역이 어딘지는 모르겟으나 설기연, 평분, 혁신 이렇게 하겟습니다
현직심사관삼성전자코이사 ∙ 채택률 71% ∙일치회사채택된 답변
안녕하세요 멘티님. 워라밸과 근무강도는 세부 파트에 따라 차이가 있어서 쉽게 어디가 낫다고 하기가 어렵네요. 범주도 넓어서 모든 부서를 다 아는 사람은 없을 것 같고요. 성과급은 사업부별 차이가 있는데 메모리 사업부가 낫습니다. 매년 다르지만 평균치로 1년에 월급1.5배 정도 차이로 보면 되겠습니다. 멘티님이 쓴 내용을 종합하여 생각해봤을 때 혁신, 설비연, 메모리 순으로 생각해보겠습니다.
- 좋좋다좋다삼성전자코사장 ∙ 채택률 91% ∙일치회사
채택된 답변
안녕하세요 제 생각으로는 1=2 > 3이라고 생각합니다. 메모리쪽이 평택을 갈까 걱정된다고 하셨는데 사실 근무지가 어떻게 바뀔지는 아무도 모릅니다 멘티님의 성공을 진심으로 응원합니다 감사합니다
댓글 1
삼삼전부핏작성자2023.06.07
감사합니다 좋다선배님 혹시 그런데 설비연을 3등, 혁센을 1등으로 주신 이유가 있을까요?
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
채택된 답변
개인적인 의견으로는 1 >2=3입니다 기술해주신대로 저같은경우도, 근무지가 가장 크리티컬하다보니까 평택 근무중인 동기들 이야기를 들어보면 너무 스트레스 받고있더라구요
댓글 1
삼삼전부핏작성자2023.06.06
감사합니다!! 근데 혹시 혁센cae를 1등주신 이유를 알 수 있을까요?
- UUnionshu
개인적으로 2>1>3입니다 메평분 워라밸은 나쁜말을 듣지 못했습니다..
댓글 1
삼삼전부핏작성자2023.06.06
감사합니다!! 근데 혹시 혁센cae를 2등, 설비연을 3등 주신 이유를 알 수 있을까요?
함께 읽은 질문
Q. 삼성전자 공정설계
공정설계 우대사항에 전기적 특성분석 관련 시뮬레이션 사용이 가능 한 자 라고 써있는데, ANSYS, Advanced design System등을 사용해서 어떤걸 설계한 경험이 있는데 실제 실무에서는 이 시뮬레이션을 어떤방식으로 돌리고, 어떻게 결과를 분석하고 실무에서 시뮬레이션과 결합해서 자세히 어떤일을 하는지 궁금합니다.
Q. HARC 식각 공정
HARC 식각에서 기본적으로 CCP설비가 유리한 것이 맞나요?
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.