none · 삼성전자 / 설계엔지니어
Q. 삼성전자 설비 신입기준 교대 근무표 어찌되나요?
2교대 3교대 일주일기준 얼마나 쉬는지 궁금합니다
공장 라인에서 일할때 2교대 4일 쉬었는데 삼성전자 대졸 설비 기준 교대는 어떤식으로 운영하는지 궁금합니다
답변이 안보이시나요? 직접 질문해보세요.
글자수:
0
/ 500
인기 사례
Q. 회로설계 직무 역량에 대한 질문입니다.
1. 회로설계 엔지니어로서 현업에서는 HW를 어떤 방식으로 최적화 하나요?
2. https://www.thelec.kr/news/articleView.html?idxno=22417
위와 같이 새로운 공정법이 등장하게 된다면 회로설계 엔지니어로서 어떻게 양산 친화적으로
아키텍쳐를 변경할 수 있나요?
Q. 디지털 회로 설계 직무 역량
안녕하세요. 저는 디지털 회로 설계, 그중에서도 CPU 설계에 관심이 있는 4학년 학생입니다.
이번에 전공 프로젝트를 통해 32bit RISC-V 구조 CPU를 설계하고 있는데 저는 ALU 설계를 맡았습니다.
설계를 진행하던 중 곱하기를 수행하는데 너무 긴 시간이 걸리기 때문에 전체적인 CPU의 성능이 저하되는 것을 발견했고 이를 해결하기 위해 Out Of Order Processing을 할 수 있도록 CPU의 구조를 변경할 예정입니다. 하지만 Out of Order를 구현하는 것이 쉽지 않아 포기하고 지금이라도 ALU 성능 개선에 포커스를 맞추는 게 좋을지 고민이 됩니다.저는 이번 프로젝트를 통해 직무에 대한 관심과 역량을 어필하고 싶은데 Out Of Order processing을 구현하는 것만으로 역량 어필이 될 수 있을까요? 아니면 포기하고 ALU 성능 개선을 통해 저전력, 고성능 설계 역량을 길렀다고 어필하는 것이 나을까요?
좋은 의견 주시면 감사하겠습니다!
Q. 회로설계관련 질문입니다.
현 4학년이고 회로설계쪽 학사취업 희망합니다.
이제 남은학기가 4-2라 따로 프로젝트할 시간이 없어서 자소서에 쓸만한 프로젝트를 하기위해
etri취업연계교육으로 디지털설계 분야
여름방학 15주 동안 교육이 있다고 해서
신청해볼까하는데 어떻게 생각하시나요?
https://www.asic.net/index.do?
1. 개요
o VerilogHDL을 이용한 디지털 AI 등 RTL 회로설계 전문엔지니어과정
2. 과정 요약
o Linux 기초 및 vi editor
o 시스템반도체 및 AI 기술 동향 및 기초 알고리듬
o C언어를 이용한 콘볼루션 신경망(CNN) 알고리즘 구현
o Verilog RTL 설계 및 타이밍 검증
혹은
kaist idec 시스템반도체실무인력 양성
https://academy.idec.or.kr/track/apply/view/?&no=10
이거 들어볼생각인데 어떤게 좋을까요?
전자는 취업연계라는점이 좀 꺼려집니다.