자소서 · 삼성전자 / 회로설계
voltage controlled oscillator의 경우 자소서에 줄여서 VCO라고 줄여서 써도 될까요? 글자수 제한이 너무 있다보니까 줄이고 싶은데.. 혹시 줄였다가 안좋게 보실까 걱정돼서 여쭤봅니다ㅠㅠ
2023.03.12
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
안녕하세요. 저는 석사 과정을 하면서 WiFi-6 송신기(시스템 검증 및 설계, 송신단 임피던스 매칭), 센서(BGR, LDO, Chopper), 레이다(송수신단 측정 환경 구상 및 측정) 등의 다양한 업무를 수행했는데요. Tr 레벨 설계 --> PCB 레벨 설계 --> 실제 측정 까지 전부 경험을 했습니다. 제가 궁금한 점은 직무 적성관련해서는 당연히 RF나 송수신단 설계, 시스템 설계까지 MX가 좀 더 적합해보이는데, 이건 면접이 너무 걱정되고(RF 관련 지식이 많다고 생각하지 않아서) VD는 직무 적성관련은 조금 떨어지지만, Mixed Signal 설계 경험이나, Noise 문제 보정했던 것, 협업 문제 등등으로 충분히 커버할 수 있어보이고 관련 전공 질문등도 잘 대처가 가능할 것 같습니다. 결론은 1. 석사 관련된 직무 적합도가 VD랑 MX 중 뭐가 더 적합해보이는지? 2. 면접 부담되는 MX vs 면접 부담적은 VD인지?
안녕하세요, 이번에 MX 회로 개발에 서류 붙고, gsat 준비하고 있는 취준생입니다. 우선, 현재 제 스펙에 대해 말씀드리겠습니다. 학부 : ssh 전전, 학점 : 4.1/4.5 학부 연구생 (1) : high speed io 연구실에서 skew/jitter 최적화, channel에 의한 ISI를 제거하는 FFE 설계로 Signal integrity 확보 전공 플젝 : CNN 가속기 설계 & Ternary quantization으로 power 최적화 동아리 경험 : DDR4 DFI(JESD 문서 참고)를 RTL level로 설계 후 최종 발표 우선 질문은 다음과 같습니다. Q1 : MX 회로 개발 학석사 비율이 어느정도 되나요?? Q2 : 학부연구생 경험을 좀 어필하고 싶네요.. 그래도 가장 열심히 했던 경험이라.. 혹시 저 경험이 어필이 될 지 궁금합니다. Q3 : pcb hw 다뤄본 경험이 많지 않은데.. 결격 사유인 지 궁금합니다. 감사합니다!
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
안녕하세요. 저는 석사 과정을 하면서 WiFi-6 송신기(시스템 검증 및 설계, 송신단 임피던스 매칭), 센서(BGR, LDO, Chopper), 레이다(송수신단 측정 환경 구상 및 측정) 등의 다양한 업무를 수행했는데요. Tr 레벨 설계 --> PCB 레벨 설계 --> 실제 측정 까지 전부 경험을 했습니다. 제가 궁금한 점은 직무 적성관련해서는 당연히 RF나 송수신단 설계, 시스템 설계까지 MX가 좀 더 적합해보이는데, 이건 면접이 너무 걱정되고(RF 관련 지식이 많다고 생각하지 않아서) VD는 직무 적성관련은 조금 떨어지지만, Mixed Signal 설계 경험이나, Noise 문제 보정했던 것, 협업 문제 등등으로 충분히 커버할 수 있어보이고 관련 전공 질문등도 잘 대처가 가능할 것 같습니다. 결론은 1. 석사 관련된 직무 적합도가 VD랑 MX 중 뭐가 더 적합해보이는지? 2. 면접 부담되는 MX vs 면접 부담적은 VD인지?
안녕하세요, 이번에 MX 회로 개발에 서류 붙고, gsat 준비하고 있는 취준생입니다. 우선, 현재 제 스펙에 대해 말씀드리겠습니다. 학부 : ssh 전전, 학점 : 4.1/4.5 학부 연구생 (1) : high speed io 연구실에서 skew/jitter 최적화, channel에 의한 ISI를 제거하는 FFE 설계로 Signal integrity 확보 전공 플젝 : CNN 가속기 설계 & Ternary quantization으로 power 최적화 동아리 경험 : DDR4 DFI(JESD 문서 참고)를 RTL level로 설계 후 최종 발표 우선 질문은 다음과 같습니다. Q1 : MX 회로 개발 학석사 비율이 어느정도 되나요?? Q2 : 학부연구생 경험을 좀 어필하고 싶네요.. 그래도 가장 열심히 했던 경험이라.. 혹시 저 경험이 어필이 될 지 궁금합니다. Q3 : pcb hw 다뤄본 경험이 많지 않은데.. 결격 사유인 지 궁금합니다. 감사합니다!
답변 5
채택된 답변
