A1. 증착 공정 후, 두께가 다른 Chip을 보상하거나 불량을 해결하는 것은 제조사마다 다를 수 있습니다. 보통 두께가 너무 작거나 큰 경우에는 보상 또는 불량 해결을 위해 증착 전력을 변경하거나 속도를 조절하거나 성능개선을 통해 두께를 조절할 수 있습니다.

A2. 고 종횡비의 패턴 증착 후 두께 산포는 종종 발생하는 것으로 알려져 있지만, 실제로는 증착 공정의 조건과 방법, 소재 등 다양한 요인에 따라 다를 수 있습니다.

A3. HDP CVD는 스터링과 증착이 같이 발생하는 공정으로, 두께 산포를 줄이기 위해 사용할 수 있습니다.

A4. 일반적으로 웨이퍼 Edge는 증착이 덜 되는 경향이 있습니다. 이는 기계의 스테이지 움직임 방향 및 증착 가속도 등의 요인 때문입니다.

안녕하세요 멘티님,

chip당 두께가 최대한 같게 유지하는게 공정엔지니어의 역할이구요

정해진 스펙 안에서 두께를 관리하면 충분합니다

spin coating의 경우 edge부가 더 많이 증착되고 센터부가 상대적으로 덜 증착된다고 생각하시면 됩니다.

두께 산포는 그렇게 큰 편은 아닙니다.

Q1. 반도체 증착 공정에서 chip당 두께가 다른 경우, 다음과 같은 방법으로 불량을 해결할 수 있습니다.

1. 공정 조건 조정
증착 시간, 증착 온도, 가압력 등의 공정 조건을 조정하여 두께 분산을 최소화할 수 있습니다.
2. 웨이퍼 로테이션
웨이퍼를 회전시켜 증착 과정에서 발생하는 두께 분산을 균일하게 분산시킬 수 있습니다.
3. 적층 구조 조정
적층 구조를 조정하여 두께 분산을 최소화할 수 있습니다.
4. CMP (Chemical Mechanical Polishing)
불균일한 두께를 갖는 층을 CMP 공정을 통해 평탄화할 수 있습니다.


Q2. 증착 공정에서 높은 종횡비를 가지는 패턴일수록 증착 후 두께의 산포가 심해질 가능성이 높습니다.

종횡비가 높은 패턴은 폭이 좁고 길쭉한 모양을 갖기 때문에, 그 길이 방향으로 증착 속도가 빠르게 변화합니다. 이로 인해 길이 방향으로 두께 분산이 커지게 됩니다. 따라서, 종횡비가 높은 패턴에서는 두께 분산이 발생할 가능성이 높습니다.


Q3. 해결 방안이 될 수 있으나 그 당시의 조건과 상황을 분석하여 따져봐야 합니다.



Q4. 일반적으로 웨이퍼의 edge 부분이 증착이 덜 되는 경우가 많습니다.

이는 증착 과정에서 가스 흐름이 웨이퍼 중심부에서는 균일하지만, 웨이퍼 가장자리 부근에서는 가스 흐름이 방향이 바뀌며 회전하게 되어 증착이 불균일하게 일어나기 때문입니다. 또한, 웨이퍼 가장자리 부근에서는 웨이퍼 표면이 기울어져 있어 증착된 층이 부적합하게 두꺼워질 수 있습니다.

따라서, 웨이퍼 가장자리 부근에서는 증착 과정에서의 온도, 가압력, 증착 시간 등을 조정하여 증착 불균일성을 최소화해야 합니다. 또한, 이러한 문제를 해결하기 위해서는 적절한 웨이퍼 홀더나 마스크 등의 사용이 필요합니다.

1. 증착 공정 후 두께 산포가 발생하면, 보상하는 방법은 다음과 같습니다.
- 적정한 두께 측정 장비를 사용하여 측정 후, 이를 바탕으로 균일한 두께가 필요한 영역의 두께를 보상하는 경우
- 두께 측정 결과, 일정 범위 이상 두께 산포가 나타나는 Chip을 불량으로 처리하는 경우

2. 고 종횡비를 가지는 패턴의 경우, 증착 후 두께 산포가 심해질 가능성이 있습니다. 이는 증착된 층이 패턴의 높은 부분에서는 얇아지고 낮은 부분에서는 더 두꺼워지기 때문입니다.

3. HDP CVD와 같은 공정을 사용하면, 스퍼링과 증착이 동시에 발생하므로 두께 산포를 줄일 수 있습니다. 이는 고 종횡비 패턴의 경우에도 적용될 수 있습니다.

4. 일반적으로 웨이퍼의 Edge 부분은 증착이 덜 되는 경향이 있습니다. 이는 증착 시스템의 디자인, 회전 속도, 가스 유속 등의 인자에 의해 결정됩니다. 그러나 이는 일반적인 경향성일 뿐, 실제로는 웨이퍼의 위치에 따라 증착 두께가 다를 수 있습니다.

두께가 다르면 REWORK를 하거나 , CLN 또는 CMP를 통해 해결하고 있습니다. 증착부분은 EDGE CENTER간 차이점이 크지 않습니다.


혹시 도움이 되셨으면, 채택부탁드립니다.