반도체 포토공정의 전망은 현재와 미래의 기술 발전에 따라 매우 중요하게 여겨지고 있습니다. 특히, AI 반도체와 HBM(High Bandwidth Memory) 제작에 있어 패키징 기술이 핵심적인 역할을 하고 있습니다. DRAM의 경우, 현재 10nm급으로 미세화가 진행되고 있으며, 앞으로는 수직 적층 기술이 더욱 중요해질 것으로 예상됩니다.

포토공정은 이러한 변화에 대응하기 위해 더욱 정밀한 패턴 형성과 미세화 기술 개발이 필요합니다. DRAM의 스택형 구조에서는 각 층의 정확한 패턴 형성이 필수적이며, 이는 포토공정의 기술적 발전에 크게 의존합니다. 따라서, 포토공정팀은 새로운 공정 기술을 개발하고, 기존 기술을 개선하여 효율성과 성능을 높이는 데 기여할 수 있습니다.

면접 준비 시, 이러한 기술적 발전에 대한 이해를 바탕으로 포토공정팀에서의 기여 방안을 구체적으로 제시하는 것이 좋습니다. 예를 들어, 미세화 및 적층 기술의 발전에 기여하기 위한 새로운 공정 개발이나 기존 공정의 최적화 방안 등을 언급할 수 있습니다. 이러한 접근은 면접에서 긍정적인 인상을 줄 수 있을 것입니다.

안녕하세요

하이닉스 재직및 삼성전자 합격경험이 있는 멘토입니다.

전공정의 포토공정이라면 적층을 하는것과는 별 관련이 없습니다. 후공정 쪽에서 포토장비로 HBM에 제작에 이용되진 하지만 전공정이랑은 크게 관련이 없죠.

또한 10nm급이라고 하셨는데 10nm급이 어느정도라고 생각하고 말씀하셨나요? DRAM에 관해서 검색해서 보시면 0a nm이 2027년쯤 양산이 될거라는 자료를 볼 수가 있네요.

물론 회사 내부의 디테일한 정보는 말씀드릴 수 없고 글쓴이님도 찾아볼 수는 없을테지만, 이런 외부 게시글이 있는 상태에서 더 미세화 될것같지 않다 라고 하는것은 큰 리스크가 따를 것 같습니다.

안녕하세요.
포토없이 형성될수있는 Pattern은 없고, DRAM이 수직으로라는건 3D 구조 말씀하시는것같은데, 여기서도 해결이 어려운 부분이 Photo 입니다. 10nm 급이 된다하더라도 여기서 다시 SPT 등이 들어가면 Align은 더 극악으로 갈 확률이 높기에 반도체가 Chip Size를 줄이는걸 멈추기 전까지는 Photo는 무조건 그 기술을 따라가기 바쁠겁니다.

안녕하세요 하이닉스 현직입니다.

HBM 핵심 공정인 STACKING 기술은 전공정의 한계를 극복하기 위해 CHIP을 위로 쌓아올려서

구현한 패키지 공정이며, 칩의 미세화는 여전히 중요합니다

DDR5나 DRAM 제품 등 기존 제품들은 HBM향이 아닌 일반 제품들이며

기존 제품들은 STACKING 공정을 거치지 않으므로 미세화는 여전히 중요합니다

HBM이 아직 DRAM 전체 시장에서 차지하는 MARKETSHARE가 적은 편이구요

고부가가치 제품입니다

노광공정으로 패터닝을 미세하게 잘해야 수직으로 식각하고 적층하는데도 문제가 없습니다. photo공정도 상당히 고도화가 진행되고 있어서 전망이 없다고 생각하긴 어렵습니다. 삼성이나 하이닉스 공식블로그의 포토공정 칼럼을 많이 읽어보시기 바랍니다.

미세화는 계속 됩니다. 위로 쌓는거와 별개입니다. 로직다이를 tsmc에 맡기는것만 봐도 보일텐데요. 수직으로 쌓는거와 미세화는 완전 다릅니다. 대용량 저전력 전송속도 원가절감 등이 각각 어떤 파라미터와 연관되어 있는지 다시 복습해보시기 바랍니다.