직무 · 모든 회사 / 모든 직무
Q. (삼성전자_TSP총괄_반도체공정기술) CoW, Solder ball attach, 접합공정 관련 질문 (2/2)
Q2. 솔더 접합 공정은 비교적 성숙된 공정이라고 들었는데, 실제 양산 현장에서는 여전히 접합 관련 불량이 중요한 이슈가 되는지 궁금합니다. 예를 들어 non-wetting, void, head-on-pillow와 같은 접합 불량이 실제로 주요하게 관리되는지, 그리고 이러한 불량이 주로 어떤 공정 단계(예: solder ball attach, reflow, bonding 등)에서 발생하는지 여쭙고 싶습니다. Q3. JD를 보면 CoW(Chip on Wafer)와 Solder Ball Attach 공정이 언급되어 있어 접합 공정 중에서 제 경험과 가장 가까운 공정이라고 생각했습니다. 다만 HBM stacking 공정과의 관계가 조금 헷갈려 질문드립니다. HBM3E나 HBM4의 적층 공정(TC-NCF 기반 stacking)은 CoW 공정과 별도의 공정으로 진행되는 것인지, 아니면 TSP 공정기술에서 함께 다루는 공정 범위에 포함되는지 궁금합니다.
2026.03.15
답변 2
- 멘멘토 지니KT코이사 ∙ 채택률 64%
채택된 답변
● 채택 부탁드립니다 ● 솔더 접합은 성숙 공정이지만 양산에서는 여전히 주요 불량 관리 포인트입니다. 실제로 non wetting void head on pillow 같은 불량은 지속적으로 모니터링되며 solder ball attach 이후 reflow 단계에서 많이 발생합니다. 특히 패드 산화 flux 조건 reflow 프로파일 온도 분포 등이 불량 발생에 큰 영향을 주기 때문에 공정 조건 관리와 검사 공정이 매우 중요합니다. CoW와 HBM stacking 관계를 보면 CoW는 wafer 위에 chip을 접합하는 전단 공정이고 이후 TSV 기반 적층이나 TC NCF 기반 stacking 공정이 이어집니다. HBM stacking은 일반적으로 별도의 적층 공정 단계로 진행되지만 TSP 조직에서는 패키징 관점에서 CoW 접합과 적층 공정을 함께 이해하고 관리하는 경우가 많습니다.
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
안녕하세요 멘티님~~ Q2. 솔더 접합은 성숙 공정이지만 양산에서도 여전히 핵심 관리 포인트입니다. 실제로 non-wetting, void, head-on-pillow(HoP) 같은 불량이 수율에 영향을 줍니다. 주로 solder ball attach와 reflow 단계에서 발생하며, 표면 산화, 플럭스 조건, 온도 프로파일, 패드 오염 등이 원인이 됩니다. 특히 미세 피치 패키지에서는 작은 접합 불량도 신뢰성 문제로 이어져 지속적으로 관리됩니다. Q3. CoW(Chip on Wafer)는 인터포저 웨이퍼 위에 다이를 붙이는 공정이고, HBM stacking(TC-NCF 기반)은 메모리 다이를 수직 적층하는 별도의 공정 단계입니다. 다만 실제 조직에서는 TSP 공정기술 범위에서 패키징/적층 관련 공정을 함께 다루는 경우가 많아 CoW, 솔더 접합, HBM 적층 공정이 서로 연계된 기술 영역으로 관리되기도 합니다.
함께 읽은 질문
Q. 신입 최종합격 후 연봉 문의
멘토님들 안녕하세요. 신입 정규직으로 지원해서 감사하게도 2차 면접까지 합격한 상태입니다. 메일로 채용건강검진 안내와 필요서류 제출 요청이 왔는데 정규 채용 절차를 처음 겪어 보는지라 어느 절차에서 초봉 문의를 드려야 할 지 모르겠습니다. 건강검진과 서류 제출을 모두 완료한 후 마지막 단계에서 연봉을 통보받은 상태에서 입사를 포기해도 괜찮은건지 아니면 지금 단계에서 메일로 문의 드려야하는건지 궁금합니다. 답변해주시는 모든 분들께 감사드립니다.
Q. 포스코와이드 건축기술직 진로 고민입니다.
저는 26살 인서울 하위권 건축 쌍기사 토스IH 컴활 있고요 인턴경험2번 있습니다. 건설사 목표했지만 올탈하고 포스코와이드 건축기술직 서류를 붙어서 곧 면접을 볼 거 같습니다.. 포스코와이드가 시설관리업인데 만약 붙게된다면 요즘 취업도 어렵고 건설경기도 너무 안좋아서 어찌해야하나 고민입니다..연고지랑 멀어서 자취도 해야하고요..조언 좀 부탁드립니다..
Q. 아날로그 회로 설계 취업
안녕하세요. 아날로그 회로설계 쪽으로 진로를 희망하고 있는 전자공학과 학부생입니다. 현재 비메모리 분야(PMIC, DDI 등등)으로 석사 진학을 계획하고 있는데, 취업이 상대적으로 어렵다는 이야기를 접하게 되어 질문드립니다. 실제로 석사졸 기준 취업문이 상당히 좁은 상황인지, 그리고 향후 미래에는 더욱 더 어려워질지 궁금합니다. 또, 석사 기간 동안 어떠한 역량에 집중하여 포트폴리오를 쌓는 것이 좋을지 조언을 받고 싶습니다.
궁금증이 남았나요?
빠르게 질문하세요.

