진로 · 모든 회사 / 회로설계
현재 전자과 3학년 재학 중입니다 겨울방학부터 학부연구생을 하려고 하며, 이어서 석사진학을 고려하고 있습니다. 제가 학점이 현재 3.2-3.3정도로 매우 낮고, 남은 학기 후에도 3.3-3.4 정도가 최선이지 싶습니다.. 낮은 학점에 석사 진학에 대해 어떻게 생각하시나요 (진학 하고자 하는 분야는 회로 연구실입니다)
2025.11.28
궁금증이 남았나요?
빠르게 질문하세요.
아직 2학년이라서 직무를 제대로 정하지 않았습니다... 전공을 공부하다 보니 회설쪽에 흥미가 생겨서 찾아보니 아날 회설은 석사가 필수고 디지털 설계도 AI가 도입되면서 티오가 많이 줄었다고 알고 있습니다... 그나마 hw설계(방산, 가전 등) 학사로 괜찮은 걸로 알고 있는데 현직자 분들의 의견이 궁금합니다!
안녕하십니까 저는 경북대 전자공 졸업예정이며 현재 팹리스 회사 최종 면접을 앞둔 상태입니다. 네임드가 꽤 나쁘지 않은 회사고 연봉도 규모에 비해선 꽤 높은 편이라고 생각합니다. 물론 최종합격한건 아니지만 붙어도 고민일 것 같아 질문드립니다. 여러 사이트를 찾아보니 대기업이 아닌 팹리스에서 학사로 시작하면 메인 설계 업무를 맡지 못할 가능성이 크고 PnR이나 업무 보조가 주 업무가 될 가능성이 크다는 얘기를 들어 걱정입니다. 지금까지는 제가 학부 학점이 그렇게 높지않아 SKP 대학원은 힘들 것 같다는 판단을 하였고 팹리스 스타트업에 합격한다면 석사보다 경력을 쌓는게 어떤가하는 생각을 가졌는데 꽤 이 선택을 만류하는 의견도 많아 고민입니다. 관련 분야 선배님들의 답변 기다리겠습니다. 두서없는 글 읽어주셔서 감사합니다
안녕하세요 Auto pnr 분야에 관심있는 인서울 최하위권 4학년 2학기 재학 중인 전자공학과 학생입니다. 전체 학점은 3.87이고 전공 평점은 3.77입니다. 학교에서 cadance innovus 툴을 사용할 수는 있지만 칩 세부파일이 없는 단순 lab 실습만 따라해보았고, 제가 현재 IDEC 장기교육 디지털트랙을 수강하고 있는데 이 교육과정에서도 마지막 2주 동안만 pnr단계를 진행하며 그마저도 프로젝트 수행이 아닌 pnr 단계별 오전 이론/오후 실습 형태 인 것 같습니다. 제가 궁금한 점은 프로젝트가 아닌 lab형식 AISC flow 실습이어도 지원서 경험란에 해당내용을 적을 수 있는지 궁금합니다. 또 베릴로그와 layout 중 어느 쪽이 pnr 분야와 더 연관이 있을지 궁금합니다. 현재 졸업작품도 만들어야하는 상황이라 RISC-V CPU베릴로그 설계와 레이아웃 설계 중 주제를 고민하고 있는데 어느 주제가 pnr쪽과 더 인접한지 알고 싶습니다.
아직 2학년이라서 직무를 제대로 정하지 않았습니다... 전공을 공부하다 보니 회설쪽에 흥미가 생겨서 찾아보니 아날 회설은 석사가 필수고 디지털 설계도 AI가 도입되면서 티오가 많이 줄었다고 알고 있습니다... 그나마 hw설계(방산, 가전 등) 학사로 괜찮은 걸로 알고 있는데 현직자 분들의 의견이 궁금합니다!
안녕하십니까 저는 경북대 전자공 졸업예정이며 현재 팹리스 회사 최종 면접을 앞둔 상태입니다. 네임드가 꽤 나쁘지 않은 회사고 연봉도 규모에 비해선 꽤 높은 편이라고 생각합니다. 물론 최종합격한건 아니지만 붙어도 고민일 것 같아 질문드립니다. 여러 사이트를 찾아보니 대기업이 아닌 팹리스에서 학사로 시작하면 메인 설계 업무를 맡지 못할 가능성이 크고 PnR이나 업무 보조가 주 업무가 될 가능성이 크다는 얘기를 들어 걱정입니다. 지금까지는 제가 학부 학점이 그렇게 높지않아 SKP 대학원은 힘들 것 같다는 판단을 하였고 팹리스 스타트업에 합격한다면 석사보다 경력을 쌓는게 어떤가하는 생각을 가졌는데 꽤 이 선택을 만류하는 의견도 많아 고민입니다. 관련 분야 선배님들의 답변 기다리겠습니다. 두서없는 글 읽어주셔서 감사합니다
안녕하세요 Auto pnr 분야에 관심있는 인서울 최하위권 4학년 2학기 재학 중인 전자공학과 학생입니다. 전체 학점은 3.87이고 전공 평점은 3.77입니다. 학교에서 cadance innovus 툴을 사용할 수는 있지만 칩 세부파일이 없는 단순 lab 실습만 따라해보았고, 제가 현재 IDEC 장기교육 디지털트랙을 수강하고 있는데 이 교육과정에서도 마지막 2주 동안만 pnr단계를 진행하며 그마저도 프로젝트 수행이 아닌 pnr 단계별 오전 이론/오후 실습 형태 인 것 같습니다. 제가 궁금한 점은 프로젝트가 아닌 lab형식 AISC flow 실습이어도 지원서 경험란에 해당내용을 적을 수 있는지 궁금합니다. 또 베릴로그와 layout 중 어느 쪽이 pnr 분야와 더 연관이 있을지 궁금합니다. 현재 졸업작품도 만들어야하는 상황이라 RISC-V CPU베릴로그 설계와 레이아웃 설계 중 주제를 고민하고 있는데 어느 주제가 pnr쪽과 더 인접한지 알고 싶습니다.
답변 6
채택된 답변안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분의 상황과 진로 고민, 충분히 공감됩니다. 회로설계 분야는 학점만으로 모든 것을 판단하지는 않지만, 연구실 진학과 연구 활동, 그리고 향후 취업까지를 고려할 때 학점은 분명 영향을 주는 요소입니다. 다만 그것이 절대적인 기준은 아닙니다. 현재 학점이 3.2~3.3 수준이라면 상위권 연구실이나 타대학 상위 연구실 진학은 다소 경쟁력이 떨어질 수 있습니다. 하지만 학점이 전부는 아니기 때문에, 이를 보완할 수 있는 다른 준비를 어떻게 하느냐가 더 중요합니다. 예를 들어, 학부연구생으로서 회로설계 관련한 프로젝트 경험, 특히 아날로그 회로나 RF, Mixed-signal 설계 관련한 실질적인 Cadence, Virtuoso, Spectre 환경에서의 경험을 쌓을 수 있다면 큰 가점이 됩니다. 특히 실리콘 테이프아웃 경험이 있다면 석사과정 지원 시 매우 강한 무기가 됩니다. 또한, 학부연구생 활동을 통해 연구실 교수님과의 신뢰 관계를 쌓는 것도 중요합니다. 해당 교수님의 연구실로 진학할 가능성이 크다면, 학점보다 학부연구생으로서의 자세, 성실도, 프로젝트 참여도가 더 중요하게 평가될 수 있습니다. 실제로 많은 연구실에서는 ‘같이 일해본 경험’이 석사생 선발의 가장 큰 판단 기준이 되기도 합니다. 예를 들어, 전력관리 회로(PMIC) 분야 연구실에서는 학부연구생 시절부터 DCDC converter 회로 블록을 설계하거나, 레이아웃을 그려 tape-out까지 경험한 학생이라면 학점이 낮더라도 충분히 매력적으로 평가받습니다. 만약 본인의 연구 방향이나 교수님과의 매칭이 잘 이루어지지 않거나, 희망하는 연구실에서 학점 기준을 엄격히 본다면, 한 학기 휴학 후 연구 경험을 더 쌓고 논문이나 포스터 발표 등의 성과를 확보하는 전략도 고려할 수 있습니다. 또는 관련된 외부 인턴 경험, 예를 들어 반도체 설계 업체에서의 실습 경험을 통해 설계 툴 운용 능력과 실무 이해도를 갖추는 방식도 좋습니다. 결론적으로 질문자분의 학점은 연구실 선택의 폭을 좁히긴 하겠지만, 연구에 대한 열정과 실질적인 준비, 그리고 성실한 태도를 통해 충분히 극복 가능한 요소입니다. 학부연구생 활동을 충실히 하시면서 자신만의 설계 포트폴리오를 만들어 보시기를 추천드립니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
채택된 답변안녕하세요. 멘티님. 전혀 상관 없습니다. 그 정도 학점이면 나중에 취업할 때 영향 없고, 어차피 받아주는 대학원 교수님이 학점에 대한 생각에 따라 진학 허들이 다른 부분이기 때문에 지금 단계에서는 고민을 할 필요는 없습니다. 우선, 최대한 빠르게 연구 분야를 정하시고, 진학 희망하는 연구실들의 리스트를 만드신 후 사전 컨택을 해 보세요. 그러면 진학 가능 여부의 답이 나올 겁니다. 진학 가능한 곳들을 찾으신 후 시기에 맞춰서 지원을 하시고, 합격을 한 곳 들중에 우선순위가 높은 곳으로 진학을 하면 되는 부분입니다.
멘티님, 전자과 평균 3.3~3.4면 “상위권 최상 연구실은 어려울 수 있지만, 회로 연구실 석사 진학 자체는 충분히 노려볼 수 있는 학점 구간”이라서 석사 포기를 고민할 정도는 아니라고 딱 잘라 말할 수 있습니다. 현실적으로는 학교/랩 수준이 살짝 내려가거나, 같은 학교 내에서도 인기 높은 랩보다 공석이 있는 회로 랩 위주로 보는 전략이 필요하고, 반대로 학부연구생 경험·프로젝트·교수님 추천서·면담에서의 인상으로 학점을 보완하는 쪽에 힘을 줘야 합니다. 겨울방학부터 회로 연구실 학부연구생으로 들어가면 “꾸준히 실험·설계·논문보조·컨퍼런스 경험을 쌓고, 그걸 바탕으로 해당 지도교수님 랩 석사 진학” 루트가 가장 현실적이며, 이 경우 학점보다 연구 태도·실행력이 더 크게 먹히는 편입니다. 다만 서울 최상위/핵인싸 회로 랩, 또는 스펙 경쟁 치열한 학교로의 상향 편입·진학은 3.3대 학점이면 확률이 확 떨어지므로, “목표 학교/랩을 다소 현실적으로 정하고, 대신 석사 때 성과(논문·프로젝트)로 승부 본다”는 마인드로 계획을 짜는 게 좋겠습니다. 결론적으로 낮은 학점은 분명 제약은 되지만 회로 석사 진학을 가로막는 결정적 장벽은 아니니, 지금부터 학부연구생·성적관리·추천서·연구 포트폴리오 준비에 집중하는 쪽으로 방향을 확실히 잡고 밀어붙이시길 권드리며, 채택부탁드리며 파이팅입니다!
