자소서 · 모든 회사 / 회로설계
Q. 디지털 physical design직무 자소서
soc physical design직무 자소서에 아날로그 회로설계, custom layout경험을 어떻게 녹여내야할지 알려주시면 감사하겠습니다.
2024.11.23
답변 2
- ppo1LG전자코과장 ∙ 채택률 73%
채택된 답변안녕하세요, 디지털 physical design이라면, APR(auto pnr)을 의미하는데, 실제로 디지털 physical design을 경험하고 입사하는 경우는 드뭅니다(license 등 문제로 인해 학부때 실습해보기 어렵죠) 따라서 place와 routing을 직접 아날로그 설계를 통해 해보았다는 정도로도 어필이 될것 같습니다.
- 칸칸칸이삼성전자코차장 ∙ 채택률 67%
안녕하세요 멘티님 본인이 가진 경험이 아날로그, layout 경험인가요? soc pd 또한 레이아웃 엔지니어이기에 직접적으로 연관되는 경험인데, 본인이 했던 프로젝트 기술하시면 되지 않을까요?
함께 읽은 질문
Q. 네트워크 연구실에서 석사 학위 취득 후 RTL 설계 엔지니어 취업 괜찮을까요?
안녕하세요. 현재 전자공학과 4학년이며, 추가학기 예정인 학생입니다. 네트워크 알고리즘 연구실에서 학부 연구생으로 근무 중이며, 석사 졸업 후 RTL 설계 엔지니어로 취업하는 것을 목표로 하고 있습니다. 이를 위해 현재 타학교의 SoC/VLSI 설계 연구실을 찾아보고 있는 중입니다. 하지만 대부분의 랩실의 경우 RTL 설계보다는 Schematic, Layout design을 중점으로 다루던데 저는 그쪽에는 흥미가 생기지 않아 석사 진학 자체를 고민 중입니다. 지금 근무하고 있는 랩실에서는 Verilog를 활용하여 네트워크 알고리즘을 구현하는 과제를 하고 있습니다. 혹시 이 랩실에서 하드웨어 구현 능력을 기르고 석사 학위를 취득하면 이후 시스템 반도체(네트워크 반도체를 제외하고도) RTL 설계 엔지니어로 취업할 때 SoC/VLSI 연구실을 다닌 다른 석사분들과 비슷한 정도의 경쟁력을 가지는지 궁금합니다. 좀 무식한 질문이라 생각하실 수도 있지만 확실한 판단을 위해 질문드립니다.
Q. 낮은 학점 석사 진학 고민
현재 전자과 3학년 재학 중입니다 겨울방학부터 학부연구생을 하려고 하며, 이어서 석사진학을 고려하고 있습니다. 제가 학점이 현재 3.2-3.3정도로 매우 낮고, 남은 학기 후에도 3.3-3.4 정도가 최선이지 싶습니다.. 낮은 학점에 석사 진학에 대해 어떻게 생각하시나요 (진학 하고자 하는 분야는 회로 연구실입니다)
Q. 회로설계 중소기업 vs 중견기업
이번 취업을 준비하게 되면서 디지털 회로설계 분야의 중소기업에서 인턴을 하게 되었고 입사할 기회를 얻게 되었습니다. 연봉이 적지만 학사로서 연구 업무를 할 수 있다는 점이 장점인 거 같은데 다른 중견이나 대기업을 노렸을 때 디지털 회로 설계 전공 학사로서는 취업이 어려울 거같아 연구 경력을 쌓고 이직할까 생각하고 있습니다. 다른 직장인 분이랑 상담을 좀 해보니 중소기업이 업무의 범위를 넓히는데 도움을 주고, 대기업은 정년까지 근무하기가 어렵고 업무의 흐름을 나눠서 좁은 구간만 배우기 때문에 나중에 이직이 어렵다고 들었습니다. 그래서 중소기업을 추천을 하시더라고요. 근데 어떤 정보가 맞을 지 몰라서 전 안정적으로 높은 연봉 받는 게 목적이기 때문에 상담 후 고민이 커졌습니다. 중소기업에서 연구직 경험을 하는게 나을지 아니면 연구 보조만 하더라도 대기업을 들어가는 것이 나을지 궁금합니다.
궁금증이 남았나요?
빠르게 질문하세요.