Q. 아날로그/RF 회로설계 랩실

답변 4

• 

  채택스포스코

  코전무 ∙ 채택률 79%

  ---

  채택된 답변

  안녕하세요. 멘티님. 반갑습니다. 신생랩이라면 아무래도 졸업생이 없고 실적을 직접 체감하기 어려워 걱정이 많으실 텐데요. 아날로그나 RF 회로 설계 분야는 특히 장비나 환경 구축이 중요하다 보니 랩실 환경이 잘 갖춰져 있는지 꼼꼼히 살펴보는 게 좋아요. 교수님 연구성과가 훌륭하다면 연구 방향이나 지원 여건들도 어느 정도 신뢰할 만하니, 랩실 내 후배들이나 연구 중인 대학원생들과도 대화를 나눠 보고 분위기와 실제 연구 지원 상황을 확인해보시길 권해드립니다. 최근 트렌드나 산업계 연계도 함께 파악해 보면 앞으로 연구가 어떤 방향으로 성장할 지도 가늠하는데 도움이 될 거예요. Tape out에 관한 질문은 충분히 물어볼 만합니다. 교수님도 학생이 적극적으로 자신의 연구 커리어를 관리하는 태도로 받아들이실 테니까요. Tape out은 실제 칩 설계 결과물을 제출하는 과정이니 졸업이나 실무능력 측면에서 중요한 경험이 될 수밖에 없습니다. 석사 과정 동안 몇 번이나 실제 칩 설계와 제조 과정을 경험할 수 있는지는 자신이 말할 수 있는 경쟁력으로 작용하니 질문해서 구체적인 경험 기회와 빈도를 확인해보시면 좋습니다. 다만 횟수만 보는 것보다 tape out을 통해 어떤 역할을 맡았는지, 디자인 과정에서 어떤 문제를 해결했는지가 더 중요하다는 점도 참고하시고요. 본인이 꾸준히 성장할 수 있는 환경인지 잘 판단해 보시고 연구에 몰입하신다면 좋은 결과가 있을 거예요. 모쪼록 도움이 되셨다면 채택부탁드립니다. 감사합니다.

  ---
• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81%

  ---

  채택된 답변

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분께서 아날로그/RF 회로설계에 관심을 갖고 있고, 그 분야로 석사 진학까지 고민 중이시라니 좋은 방향으로 진로를 설정하고 계신 것 같습니다. 특히 신생랩에 대한 고민과 tape-out 관련 질문은 회로설계 분야에서 실제로 매우 중요한 포인트들이기 때문에, 미리 이렇게 고민하고 계신 점이 인상 깊습니다. 먼저 신생랩에 대한 부분부터 말씀드리겠습니다. 일반적으로 신생랩이라고 해서 무조건 불리한 것은 아닙니다. 랩의 연차보다 중요한 것은 교수님의 역량과 연구 네트워크, 그리고 연구실의 성장 가능성입니다. 교수님이 이전에 어떤 기관에서 연구를 하셨고, 어떤 논문을 발표했으며, 실무와의 연결성이 있는 연구를 진행해 왔는지가 핵심입니다. 예를 들어, 교수님이 해외 유명 대학이나 산업체(예: IMEC, Intel, 삼성 Foundry 등)에서 tape-out 프로젝트를 수행한 경험이 있고, 관련 논문이나 특허를 꾸준히 발표해왔다면, 그 자체로도 신생랩의 한계를 충분히 극복할 수 있습니다. 물론 졸업생이 아직 없는 점은 졸업 후 진로를 파악할 수 없다는 점에서 불안 요소일 수 있습니다. 하지만 교수님이 이미 업계와의 연결고리가 튼튼하다면, 졸업생 없이도 연구실에서 프로젝트를 수행하면서 인턴이나 취업 연결이 이루어지는 경우도 많습니다. 특히 아날로그/RF는 실력이 입증되면 졸업 후 국내외 유수의 기업에 바로 연결되는 경우가 많습니다. 실제로 국내 대기업이나 미국계 회사(예: Broadcom, Skyworks, Apple)에서는 tape-out 경험이 있는 석사 인력을 중요하게 평가합니다. 이제 tape-out에 대해 말씀드리겠습니다. tape-out이란 말 그대로 IC 설계가 끝나고 이를 실제로 fabrication(제조) 공정으로 넘기는 단계입니다. 회로설계 분야에서 이 경험은 매우 중요합니다. 설계자가 실제로 자기 설계를 공정에 맞춰 테이프아웃하고, 측정까지 마친 경험이 있느냐 없느냐는 커리어를 크게 좌우합니다. 이론 설계만이 아니라 layout, LVS/DRC 검증, PEX, 그리고 post-layout simulation까지 경험해본 사람은 실제 실무에서도 매우 빠르게 적응하기 때문입니다. 예를 들어 어떤 연구실은 매년 KAIST MPW나 해외 Europractice MPW에 참여해서 실제 chip 제작을 합니다. 이런 연구실의 석사 졸업생들은 삼성전자, 하이닉스, ADI, NXP 같은 회사에 곧바로 입사하거나, 박사 진학 시에도 높은 평가를 받습니다. 반대로 tape-out 경험이 없는 경우, 이론적인 설계 역량만으로는 포트폴리오가 약해질 수 있습니다. 그래서 질문자분께서 “교수님께 tape-out 경험 여부를 미리 여쭤봐도 되는가?”를 고민하셨는데, 결론부터 말씀드리자면 “충분히 여쭤봐도 됩니다.” 오히려 적극적으로 묻는 것이 진지한 관심을 보이는 신호가 됩니다. 다만 그 방식에 있어 예의를 갖추면 좋습니다. 예를 들어, “교수님, 제가 아날로그/RF 회로에 큰 관심이 있고, 실제 chip 제작과 측정까지의 전 과정을 경험해보고 싶은데요. 혹시 연구실에서 tape-out 경험을 할 수 있는 기회가 있을까요?” 이렇게 질문하시면 교수님도 긍정적으로 받아들이실 가능성이 높습니다. 요약하자면, 신생랩이어도 교수님의 커리어나 연구 주제가 탄탄하다면 충분히 경쟁력 있습니다. 다만 실제 tape-out 경험 유무는 연구실 선택의 중요한 기준이 될 수 있으니, 미리 정중하게 여쭤보시는 것을 추천드립니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

  ---
• 

  프로답변러YTN

  코부사장 ∙ 채택률 86%

  ---

  채택된 답변

  멘티님, 말씀하신 신생 아날로그/RF 랩실은 교수 실적이 확실하다면 “무조건 피해야 할 곳”은 아니지만, 졸업생·테이프아웃 트랙레코드가 없어서 안정성 측면에서 리스크가 있는 선택인 건 맞습니다. 테이프아웃 경험은 실제 회사 공정과 동일한 플로우를 처음부터 끝까지 밟아보는 거라 회로설계 석사 커리어에 분명 큰 플러스이고, 석사 동안 최소 1회 이상 테이프아웃·실측까지 해본 사람은 실무 적응 속도가 빨라서 선호된다는 평가가 많습니다. 그래서 지금 단계에서 교수님께 “석사 과정 중 실제 파운드리 공정으로 테이프아웃을 몇 회 정도 계획하고 계신지, 이전에 진행하신 tape-out 사례가 있는지”를 정중히 여쭤보는 건 전혀 무리가 아니고, 오히려 랩 선택의 핵심 판단 기준이라 꼭 확인하시는 게 좋습니다. 채택부탁드리며 파이팅입니다!

  ---
• 

  Top_TierHD현대건설기계

  코사장 ∙ 채택률 95%

  ---

  석사의 경우에는 어떤 연구를 했는지가 산업군과 직무를 정할시에 가장 크리티컬한 부분이 됩니다. 멘티분이 하신 연구활동의 결과물의 수준이 낮거나 희망하는 산업군, 직무와 핏하지 않다면 불가능은 아니겠지만 취업에 상당한 어려움이 있을 것입니다.

  ---
• AD

  

  반도체

  설계팀

  ---

  대기업 반도체 산업으로 취업하기 위해선, 직관적 해석능력과 사고력이 필요합니다. 핵심 역량과 배운 지식을 취업에 활용하고 싶다면 국비지원 강의를 추천합니다.

  확인하러 가기