직무 · 삼성전자 / 공정기술
Q. 삼성전자의 HBM
안녕하세요. 작년 하반기 공채 JD를 참고했을 때, 메모리사업부의 패키지개발 직무 역할 중에 'Post Fab 단위 공정을 개발한다' 라고 되어있는데 HBM의 경우 TSV가 Post Fab에 해당하는 걸로 이해하고 있습니다. 그렇다면 궁극적으로 TSV 공정 트렌드를 관리하고 공정 이슈를 해결하는(공정기술 직무 관점의 일) 일을 하려면 '메모리사업부-패키지개발' 로 지원해야 하나요? 아니면 패키징을 담당하는 'TSP-공정기술' 로 지원하여야 하나요?
2026.03.08
답변 6
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님, 취업한판속 취준으로 고생이 많으십니다. 메모리사업부-패키지 개발로 지원하는것이 좀더 정확해 보입니다.
- 33분커리er삼성전자코이사 ∙ 채택률 50% ∙일치회사직무학교
공정 TREND 를 관리한다면 공정기술로 지원하는게 좀 더 맞을것 같습니다 하지만 공정설계(YE)도 해당 직무를 하긴하지만 공정기술이 좀 더 메인에 가깝습니다 도움되셨다면 채택 부탁드립니다
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! 좋은 질문입니다. 먼저 구조를 나누어 이해하셔야 합니다. 삼성전자 기준으로 메모리사업부 – 패키지개발: HBM 등 제품 관점에서 패키지 구조 설계, TSV/마이크로범프 구조 최적화, 신공정 도입, 신뢰성 확보 등 “기술 개발” 중심입니다. 공정 조건을 직접 다루기보다는 아키텍처·스택 구조·공정 플로우를 설계하는 성격이 강합니다. TSP – 공정기술: 실제 패키징 라인에서 TSV, 범프, 몰딩 등 단위공정 조건 최적화, 수율 개선, 이슈 대응 등 “양산 공정 안정화” 역할입니다. 따라서 TSV 트렌드 기술 개발·구조 설계에 가깝다면 패키지개발, TSV 공정 파라미터 최적화·수율 개선에 가깝다면 TSP 공정기술이 맞습니다. “공정기술 관점의 실무 대응”을 원하신다면 TSP 쪽이 더 직접적입니다.
- MMemory Department삼성전자코전무 ∙ 채택률 82% ∙일치회사
지원자님 질문의 핵심은 HBM에서 TSV를 다루는 공정기술 역할이 메모리사업부 패키지개발인지, TSP 공정기술인지인데, 이 부분은 실제 조직 역할 기준으로 구분해서 이해하시는 것이 가장 정확합니다~! 먼저 HBM의 TSV는 말씀하신 것처럼 일반적인 Front-End(FEOL), Back-End(BEOL) 이후에 진행되는 Post-Fab 영역에 해당합니다. 즉 웨이퍼 완성 이후 TSV 형성, thinning, stacking, bonding, molding 등 패키징 관련 공정에서 TSV가 핵심 역할을 합니다. 다만 중요한 것은 TSV “개발”과 TSV “양산 공정 운영 및 개선”이 서로 다른 조직에서 담당하는 경우가 많다는 점입니다. 메모리사업부 패키지개발 직무는 말 그대로 HBM 구조 자체와 패키지 공정 기술을 개발하는 조직입니다. 예를 들어 TSV 직경, 깊이, liner 구조, Cu filling 방식, micro-bump pitch, hybrid bonding 구조 같은 패키지 구조와 공정 flow 자체를 설계하고 개발하는 역할입니다. 쉽게 말해 “HBM을 어떻게 만들 것인가”를 정의하는 조직이라고 보시면 됩니다. 신공정 도입, TSV 구조 변경, stacking 방식 개선, thermal 특성 개선 등이 주요 업무입니다. 반면 TSP 공정기술은 개발된 패키지 공정을 기반으로 실제 양산 라인에서 공정을 안정화하고 수율을 개선하는 역할입니다. 예를 들어 TSV etch 공정에서 void defect가 증가하거나, Cu fill 불량이 발생하거나, wafer thinning 중 crack 문제가 생기면 그 원인을 분석하고 공정 조건을 조정해서 수율을 개선하는 역할입니다. 즉 “이미 개발된 TSV 공정을 양산에서 안정적으로 돌리는 역할”에 더 가깝습니다. 정리해서 이해하시면, TSV 공정 자체의 구조, 공정 방식, 차세대 기술을 개발하는 일을 하고 싶다면 메모리사업부 패키지개발이 더 직접적인 역할입니다. 반대로 TSV 공정을 실제 생산라인에서 운영하면서 defect 원인 분석, 공정 조건 최적화, 수율 개선 같은 공정기술 엔지니어 역할을 하고 싶다면 TSP 공정기술이 더 직접적인 업무입니다. HBM 관점에서 보면 실제 TSV 관련 업무는 두 조직 모두 수행하지만 역할의 성격이 다릅니다. 패키지개발은 TSV 기술 로드맵과 공정 flow를 개발하는 upstream 역할이고, TSP 공정기술은 TSV 양산 공정을 관리하고 문제를 해결하는 downstream 역할이라고 이해하시면 가장 정확합니다. 지원자님이 공정기술 직무 관점에서 데이터 분석, defect 원인 분석, 공정 조건 최적화 같은 “양산 공정 개선 역할”을 희망하신다면 TSP 공정기술 지원이 더 적합합니다. 반대로 TSV 구조 설계, 신공정 개발, 차세대 HBM 패키지 기술 개발 같은 R&D 성격을 더 원하신다면 메모리사업부 패키지개발이 더 적합합니다. 추가로 현실적인 부분을 말씀드리면, 학부 기준으로는 TSP 공정기술이 상대적으로 진입 가능성이 높은 편이고, 패키지개발은 석사 이상이나 패키징/재료/공정 연구 경험자가 많은 편입니다. 물론 지원자님처럼 공정실습과 연구 경험이 있다면 충분히 도전은 가능합니다만, 공정기술 중심 커리어를 원하신다면 TSP → 이후 패키지개발로 이동하는 경로도 실제로 많이 존재합니다. 지원자님이 HBM TSV를 “직접 개발”하고 싶은지, 아니면 “양산 공정을 개선하고 운영”하는 역할을 원하는지에 따라 선택하시면 가장 후회 없는 방향이 될 것입니다~! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. HBM관련이면 메모리사업부 지원해야 하는 걸로 알고 있어요 도움이 되었으면 좋겠네요. ^_^
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사직무
안녕하세요. HBM을 주로 담당하는 곳은 메모리사업부가 메인이기는 한데, 말씀하시는 곳의 경우 직무가 서로 다릅니다. 패키지개발 직무의 경우 HBM 공정개발 및 소자 특성 개선을 하는 역할이라고 하시면 되고, TSP 공정기술 직무의 경우 양산성/생산성을 위해 공정의 일관성을 꾀하는 직무라고 보시면 됩니다. 현재 공정개발과 공저기술 중에 어떤 직무를 좀 더 희망하시는지 모르겠으나 공정개발을 희망하신다면 메모리사업부-패키지개발을, 공정기술을 희망하신다면 TSP-공정기술 직무를 도전하시면 좋을 것 같습니다.
댓글 1
취취뽀를위하여작성자2026.03.02
공정기술을 희망하는데, TSP의 경우 정말 패키징 공정(다이싱, 어태치 등)을 타겟하는 걸로 알아서... 전공정 특성이 들어가는 tsv를 담당하고 싶으면 메모리를 가야하나 싶어서 질문 드렸습니다
함께 읽은 질문
Q. 전자과 4학넌 반도체 공정vs회설
올해 4학년 올라가는 전자과 학생입니다. 학교는 건동홍 라인이고, 학점은 4.1/4.5 입니다 반도체 공정과 회로설계 둘 다 재밌지만 4학년이라면 방향을 하나로 잡고 가는 것이 취업시장에서 전략적이라고 생각하여, 계속 고민하고 있습니다. 공정 관련 활동은 공정실습, 회설 관련 활동은 수업에서 한 virtuoso 프로젝트 뿐이라서, 방향을 확실히 정해서 4학년때 한쪽에 힘을 실어주고자 합니다. 제가 특히 고민중인것은, 1. 공정을 선택할경우, 목표는 대기업이고 회설보다 학사 티오가 많아 가능성있지만, 혹시 떨어질 경우에는 그 이후 선택지가 적은 것 같습니다(해외장비사정도) 2. 회설을 선택할경우, 학사로 대기업의 가능성은 희박하지만(학벌이 부족), 오히려 중견급은 티오가 좀 있는것 같습니다(맞나요? 중견일수록 석사 선호할까요?). 정말 냉정하게 제 학벌과 학점을 기준으로 보았을때, 멘토님들은 어떤 선택을 하셨을지 궁금합니다! 제가 잘못 아는것도 바로잡아주시면 감사하겠습니다!
Q. Etching 공정 vs FSE
안녕하세요. 현재 인서울 전자공학과 3학년 재학중입니다. 현재 공정과 FSE 사이에서 고민이 있습니다. 1. Etching 관련으로 공정과 FSE 중 어떤 것에 중점을 두어야 하나요? 2. 현재 오실로스코프 기반 범용 MOSFET&BJT I-V Curve Tracer 제작 3. DRAM 노이즈 제거 High-CMRR 회로 설계 및 제작을 실험 프로젝트로 진행한 것을 간단한 L-network 임피던스 매칭 회로설계하여 업그레이드를 시키면 2번 프로젝트와 3번 프로젝트를 자소서를 쓸 때 도움이 되는지 궁금합니다. 4. SPTA 패터닝 공정 실습 5. 현재 영어는 외국인과 프리토킹이 가능하며 기술을 영어로 발표하는 연습을 하고 있습니다. 현재까지 위의 것들을 하고있는데 학부생으로써 평범함을 알고 학연생을 지원하고 있지만 떨어지고 있습니다. 앞으로 어떤 것들을 하면 좋을지 조언해주신다면 정말 감사하겠습니다. 글에 두서가 없는 점 죄송합니다.
Q. tsv 공정 관련 질문이 있습니다.
현재 hbm의 tsv 공정으로 I/O 수가 x1024 이상으로 대폭 늘어나 더 많은 데이터를 훨씬 짧은 경로로 빠르게 주고 받을 수 있다고 알고 있습니다. 1. 이 때 마이크로 범프와 tsv는 1대 1로 매칭이 되는 것인가요? 2. 통로의 수가 1024개라면 tsv도 동일하게 1024개가 있는 것인지 그보다 훨씬 많은 것인지 궁금합니다. 3. tsv 하나가 고장난다면 그 tsv와 연결된 dram을 아예 사용을 못하게 되나요? 아니면 spare가 있어서 전송 경로를 바꿀 수 있다거나 하는 방지책이 있는 것인가요? 4. tsv는 전기도금 방식으로 채운다고 알고 있는데 만약 도금 후 void나 seam과 같은 defect이 발생할 경우 구멍의 깊이가 깊기 때문에 rework이 불가능한가요?
궁금증이 남았나요?
빠르게 질문하세요.