Q. Gate 식각

답변 5

• 

  안경공대남삼성전자

  코부사장 ∙ 채택률 65% ∙

  회사

  일치

  ---

  안녕하세요. 네 맞습니다. 전류밀도와 전기장의 영향이 관련있습니다.

  ---
• M

  Memory Department삼성전자

  코전무 ∙ 채택률 82% ∙

  회사

  일치

  ---

  지원자님, 안녕하세요!~ Gate 식각에 대해 궁금하신 부분을 자세히 설명드릴게요! Gate 식각 시 만약 Vertical하게 (수직으로) 식각되지 않고 약간 기울어지거나 비대칭 구조가 되면, 전기장이 비균일하게 분포되면서 소자의 성능에 영향을 줄 수 있어요. 특히, 이러한 경우 첨점(Tip) 구조와 비슷한 상황이 발생할 수 있어요. 첨점 구조에서는 전기장이 특정 부분에 집중되기 때문에 전류 밀도가 급격히 높아지거든요. Gate가 수직으로 식각되지 않아 구조가 왜곡되면, Gate 가장자리 부분에서 전기장이 더 강화되어 소자의 누설 전류가 증가할 수 있고, 게이트 산화막의 신뢰성이 저하될 수도 있답니다. 전기장이 집중되는 부분에서는 게이트 산화막이 손상되기 쉬워지면서, 장기적으로는 소자의 수명이 줄어들 가능성도 있어요. 즉, Vertical하지 않은 Gate 식각은 전기장의 분포에 영향을 미치고, 첨점에서의 높은 전류 밀도와 유사한 문제를 일으킬 수 있는 거죠~! 그래서 미세 공정에서는 Gate 식각의 정확성이 매우 중요하답니다! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~! ~~

  ---
• 메

  메에모리삼성전자

  코상무 ∙ 채택률 49% ∙

  회사

  일치

  ---

  네 둘이 메커니즘이 비슷한 상황이라고 생각합니다!

  ---
• 칸

  칸칸이삼성전자

  코차장 ∙ 채택률 67% ∙

  회사

  일치

  ---

  네 맞습니다 비수직적인 Gate 구조는 일부 영역에서 Tip Effect를 유발하여 전기장이 국부적으로 강해지고, 전류 밀도가 증가합니다. 이로 인해 터널링 누설 전류나 핫 캐리어 효과가 발생할 가능성이 높아집니다. 또한 비대칭적인 식각으로 인해 Gate의 특정 부분이 좁아지거나 날카로워지면, 해당 영역에서 전기장이 집중되면서 채널 내 전류 흐름이 불균일해지고 소자의 전기적 성능이 저하됩니다.

  ---
• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 78% ∙

  회사

  일치

  ---

  쉽게..예로들면 패턴 간격이 12nm여야하는데 덜 깎여서 12.5nm가 됐다고 생각해보면 (설비에러나 공정이슈등) 그 만큼 0.5nm선폭이 두꺼워지니 전류가 당연히 적게흐르게됩니다.(저항이 커지니)

  ---