코멘토

전공 · 삼성전자 / 공정설계

Q. 반도체 문턱전압 산포 관련 질문 드립니다.

전전자초보입니다

학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!

2026.03.22

답변 4

  • P
    PRO액티브현대트랜시스
    코전무 ∙ 채택률 100%
    채택된 답변

    안녕하세요 멘티님~~ edge bead로 가장자리 막 두께가 증가해 Vth가 커진다는 해석은 타당합니다. 2×2 cm 소형 기판에서도 충분히 발생합니다. 다만 0.4V 차이는 두께만으로 보기엔 커서, 용매 증발 차이에 따른 막 밀도·계면 트랩, 열처리 온도 구배 등 복합 요인을 함께 고려하는 것이 더 합리적입니다.

    2026.03.22

  • 흰
    흰수염치킨삼성전자
    코전무 ∙ 채택률 57% ∙
    회사
    일치
    채택된 답변

    안녕하세요. 멘토 흰수염치킨입니다. 1)네 그럴듯하네요 2)생길 수 있죠 ㅎㅎ 3)검증 절차가 있긴해야겠지만 가설로는 쓸 수 있을거 같네요 도움이 되었으면 좋겠네요. ^_^

    2026.03.21

  • 멘
    멘토 지니KT
    코상무 ∙ 채택률 62%
    채택된 답변

    ● 채택 부탁드립니다 ● 분석 방향은 충분히 타당합니다. spin coating에서는 edge bead로 가장자리 두께 증가가 흔하고 이는 EOT 증가로 이어져 문턱전압 상승 원인이 될 수 있습니다. 다만 0.4V 차이는 두께뿐 아니라 계면 trap, sol gel 균일도, 잔류 용매, annealing 편차 영향도 함께 봐야 합니다. 2cm 소형 웨이퍼에서도 edge 효과는 존재하지만 장비 조건에 따라 영향이 더 크게 나타날 수 있습니다. 두께 맵핑 ellipsometry와 C V 측정으로 상관관계 확인해보시면 설득력 더 올라갑니다.

    2026.03.21

  • 메
    메에모리삼성전자
    코상무 ∙ 채택률 48% ∙
    회사
    일치

    네 그 정도면 충분히 타당한 분석인 것 같습니다

    2026.03.22

함께 읽은 질문

궁금증이 남았나요?
빠르게 질문하세요.