대외활동 · 삼성전자 / 공정설계
Q. 삼성전자 메모리사업부 공정설계 직무 교육
삼성전자 메모리사업부 공정설계 직무 준비중에 있는 학생입니다. 다름이 아니라 반도체 관련 교육을 더 듣고자 나노 현미경학 교육을 들으려고 하는데, 교육 내용이 [분석장비(sem,tem,FIB), SPM, APT, XRD 등의 장비들 및 측정한계]에 관한 내용입니다. 장비에 대한 내용도 알고있으면 도움이 될까해서 들으려고 하는데 공정설계 직무에 도움이 될 수 있을까요? 아니면 장비 내용은 공정기술에 유리한 내용일까요? 그리고 위에 기술한 장비들을 실제 현업에서도 사용하는지 궁금합니다. 공정설계 현직자분들의 답변 기다리겠습니다 감사합니다.
2023.07.02
답변 6
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변
분석장비 sem tem xrd등등은 공정설계 물성을 다루거나 표면분석또는 이온을 찾을때 사용하는 부서도있습니다. 다만직접 찍는게 아니라 의뢰하은형식으로 한다고 생각하시면됩니다. 공정기술부서는 더 많이 사용합니다. 공설에서는 부바부인데 사용안할수도있구요, 하지만 업무를 진행하다가 한번은 마주칠 장비들입니다 ㅎ 유리하기보다는 장비사용경험이 있다에 한표이고, 소자개선프로젝트나 물성다루고 이런것에 초점을 두면 좋을 것 같아요.
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
안녕하세요. 공정설계를 지원하실 때, 분석장비에 대해 알고 있으면 물론 좋습니다. 다만 그 전에 8대공정에 대한 이해와 소자에 대한 전반적인 지식, 반도체 물리에 대해 숙지하는 것이 먼저입니다. 실제로 위의 장비는 분석 또는 계측을 할 때 현업에서 사용을 하긴 하지만, 주로 분석/측정한 데이터를 분석을 하지 장비의 원리를 이용하여 개선하는 업무는 하지 않습니다.
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
채택된 답변
sem tem은 확실히 평가분석 직무에 활용됩니다. 나머지는 크게 저는 다뤄보진 못했구요, 자소서. 면접때 평가분석, 공정기술쪽 역량으로 어필해볼수있을것 같습니다
- 삼삼파데삼성전자코차장 ∙ 채택률 80% ∙일치회사
안녕하세요, 멘티님. 분석장비를 다루는 경험은 사실 공정기술이나 설계보다는 평가 및 분석에 적합한 내용이라고 생각합니다. 대부분의 공정설계 직무는 공정 이해도가 훨씬 중요하죠. 따라서 주역량은 공정 이해도로 가져가고 부역량으로 어필하시는 것은 충분히 차별화 요소로 작용할 수 있을 것 같습니다.
- 삼삼파데삼성전자코차장 ∙ 채택률 80% ∙일치회사
안녕하세요, 멘티님. 분석장비를 다루는 경험은 사실 공정기술이나 설계보다는 평가 및 분석에 적합한 내용이라고 생각합니다. 대부분의 공정설계 직무는 공정 이해도가 훨씬 중요하죠. 따라서 주역량은 공정 이해도로 가져가고 부역량으로 어필하시는 것은 충분히 차별화 요소로 작용할 수 있을 것 같습니다.
- ㅅㅅ6코미코코상무 ∙ 채택률 87%
안녕하세요. 멘티님 공정설계에서는 많이 활용하지 않을 것 같습니다. 다른 교육을 찾아서 하시는게 좋지 않을까 생각이.드네요. 제 답변이 도움이 되었으면 좋겠네요. 꼭 원하시는 곳에 취업하시길 바랄게요!
함께 읽은 질문
Q. 직무 고민
안녕하세요. 삼성전자ds 파운드리 공정설계 희망하는 지원자입니다. 우선 제 상황은 아래와 같습니다. 지방국립대/3.85(전체) 3.71(전공)/25.02졸업 토스 im3 TCAD를 활용한 소자 최적화 대학원 동계 인턴(포토 공정, 스퍼터 경험을 했지만 실험적으로 해본 건 아닙니다..) 온라인 반도체 교육 다수 및 렛유인에서 3개월간 진행하는 소자공정 프로젝트(대부분 교육이였고 클린룸 실습과 VR로 장비 체험 정도 하였습니다) 공정실습 3회 PLL회로설계 수상 이후 연구기관에 재직 중인 상태입니다.(현재 6개월) 해당 기관에서는 RF filter 회로설계-레이아웃-공정-측정 과정 하고 있습니다. 설계 툴에 파이썬 접목해서 레아이웃상에서 파라미터 스윕 자동화, 설계-측정 데이터 분석 진행했습니다. 이전부터 공설로 가고 싶어 준비했으나 학부 때 인턴 합격 이후 서류 합격 경험이 없어서 고민이 됩니다. 공정 경험 살려서 공정기술 지원할지 고민입니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 공정설계에 적합한 프로젝트 ?
- TCAD ScaleDown 설계 프로젝트 - Full custom IC 설계, Layout 설계실습 - 딥러닝기반 PCB검사및 자동분류장치설계 - MOSCAP제작및 파이썬활용C-V특성분석 - KDC 반도체데이터 분석교육 (엑셀,스팟파이어) 프로젝트경험을 정리해보니 공정설계쪽에 가까운거같은데 소신껏 이번에 공정설계를 쓰는게 맞을까요? 아니면 티오가 많을거로 추정되는 공정기술을 쓰는게 맞을까요? 반도체공학과라 반도체공정관련 교과목은 꽤나 들었습니다.
궁금증이 남았나요?
빠르게 질문하세요.