직무 · 삼성전자 / 공정설계
Q. 팡드 or 팡드공설 현직자분께 질문드리고싶습니다!
현재 HBM 베이스다이쪽 인력 규모랑, 그쪽에서 사람 많이 필요로 하는지 여쭤보고 싶습니다 .. ! 지원동기에서 제 경험이랑 fit하게 HBM 베이스다이 얘기만 했는데 막상 내부적으로는 HBM 베이스다이 인력 별로 없고 필요도 없는 상황이라면, AP나 다른 제품쪽으로 변경하려고 합니다
2026.03.15
답변 5
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변hbm팡공설에 따로 배치되기보다는 여러파트가 맞물려서 돌아가고 최근에 hbm때문에 해당 관련 디지털 로직이나 소자패키징쪽 뽑을 것 같긴한데 정확한 티오는 아무도모릅니다. 특히 세부티오는 더욱더요 ㅎ 그리고 입사는 hbm베이스다이 충분히 이야기하셔도됩니다. 왜냐하면 입사 후 부서배치 1 2 3지망 다 적고 배치면담후에 배치되는거라 입사 시 자소서는 무용지물입니다. 그래서 합격을 위한 핏한경험 어필은 티오나 이런거 크게생각치마시고 쓰셔도 됩니다. 크게 합격가능성이 더 높다고 봐요~
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사
안녕하세요. 멘토 흰수염치킨입니다. HBM 베이스 다이 관련 업무 하는 인원 필요로 하죠 다수라고 보긴 어렵지만 소수도 아니긴해요 도움이 되었으면 좋겠네요. ^_^
- 개개미는오늘도뚠뚠삼성전자코부사장 ∙ 채택률 73% ∙일치회사
안녕하세요 멘티님, 취업한파속 취준으로 고생많습니다. 작성해주신 질문에 대해 답변드리자면, 충분히 인력수요가 현재도 있고 앞으로도 꾸준히 있습니다. 변경하지 않고 지원하셔도 충분히 좋아보입니다. 감사합니다.
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
HBM은 최근 AI 수요 증가로 중요도가 높아지면서 관련 설계·공정 인력 수요도 꾸준히 있는 편입니다. 특히 베이스다이는 인터페이스와 전력, 로직 설계가 포함돼 인력이 필요한 영역으로 알려져 있습니다. 다만 실제 배치는 조직 상황에 따라 AP나 다른 제품 라인으로 조정될 수 있으므로 지원동기에서는 HBM 중심으로 쓰되 범용적인 설계 역량도 함께 강조하는 것이 좋습니다.
- 멘멘토 지니KT코상무 ∙ 채택률 63%
● 채택 부탁드립니다 ● HBM 베이스다이는 현재 메모리 업계에서 가장 빠르게 성장하는 영역 중 하나라 내부적으로 관심과 투자가 계속 확대되는 분야입니다. 특히 베이스다이는 로직 공정 기반이라 파운드리 공정설계와 연결되는 경우가 많아 인력 수요가 꾸준히 발생하는 편입니다. 다만 특정 제품 라인 인력 규모나 채용 수요는 외부에서 정확히 알기 어렵고, 실제 배치는 입사 후 조직 상황에 따라 AP나 다른 제품 공정으로 배치될 가능성도 충분히 있습니다. 그래서 지원동기에서는 HBM 베이스다이를 중심으로 하되, 첨단 패키징이나 로직 기반 공정 전반에 관심이 있다는 식으로 확장성을 열어두는 것이 더 안정적인 전략입니다. 너무 특정 제품에만 한정하면 오히려 선택 폭이 좁아질 수 있습니다.
함께 읽은 질문
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 반도체연구소 공정설계 직무 질문
안녕하세요, 저는 석사 과정 동안 양자컴퓨팅을 위한 포토닉스 소자(광소자) 시뮬레이션 설계 및 공정 개발 연구를 진행했습니다. 석사 졸업 이후 반도체연구소 공정설계 직무를 지원하고자 하여 이와 연관된 질문을 드리고 싶습니다. 1. 반도체연구소 공정설계 직무에서 파운드리 공정개발을 진행하는 부서의 경우, 실리콘 포토닉스 공정 개발을 실제로 진행하고 있는지 여쭙고 싶습니다. (2027년 CPO, Co-packaged optics 개발을 목표로 삼성전자와 브로드컴이 손을 잡은 것으로 알고 있습니다.) 2. 삼성전자 자소서 1번에 회사에서 이루고 싶은 꿈을 CPO, 실리콘 포토닉스 공정 개발이라고 적는 것이 괜찮을지 여쭙고자 합니다. 해당 업무 TO가 없는 경우의 리스크를 염려하여 고민중입니다. 감사합니다.
Q. 공정설계 직무 스펙
현재 공정기술보다 공정설계 직무를 우선 염두에 두고 있어, 학부연구생·URP를 통해 어떤 방향의 경험을 쌓는 것이 적절한지 여쭙고 싶습니다. 공정설계는 공정기술보다 전체 공정 흐름과 구조를 보는 직무로 이해하고 있는데, 1) 학부생 수준에서 두 직무를 준비하는 방식이 어떻게 달라져야 하는지, 2) 또 장비를 다루는 연구실과 소자 설계 중심 연구실 중 어디가 더 도움이 되는지도 고민됩니다. 3) 개인적으로는 RRAM, 강유전체 등 뉴로모픽 소자에도 관심이 있는데, 이런 주제가 취업에 실질적으로 도움이 될지도 궁금합니다. 4) 또한 디스플레이 부트캠프 기회를 활용할 때 IGZO TFT처럼 진로와 연결되는 주제를 택하는 것이 좋은지, 아니면 수상 가능성이 높은 주제를 우선하는 것이 좋은지도 조언 부탁드립니다. 한번에 두서 없이 너무 많은 질문을 드려서 죄송합니다. 조금만 시간을 내주시면 감사하겠습니다...!
궁금증이 남았나요?
빠르게 질문하세요.