직무 · 삼성전자 / 공정설계
Q. 단면/표면 분석으로 thermal migration을 진단할 수 있나요?
단면/표면 분석으로 thermal migration을 진단할 수 있나요? 금속의 thermal migration을 측정기기나 분석기기로 진단할 수 있는지 궁금합니다. 예를 들어 단면을 분석했는데 spike의 존재를 눈으로 볼 수 있다던지, 표면이 너무 울퉁불퉁하다던지, 혹은 thermal migration이 진행됐을 때 특징적인 iv curve나 다른 특성이 나타나는지 등이 궁금합니다. 그리고 측정/분석기기로 진단할 수 있다면, 어떤 기기로 가능할지, 어떻게 불량 원인을 분석하는지 궁금합니다.
2022.03.18
답변 1
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
현업에서는 BF (Bright Field) 검사나 EM이 주로 발생하는 패턴의 저항을 측정해서 진단을 하고 있습니다 시각적인 방법 BF와 전기적인 방법으로 측정하죠 물론 파괴분석도 같이 합니다
함께 읽은 질문
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
Q. 직무 고민
안녕하세요. 삼성전자ds 파운드리 공정설계 희망하는 지원자입니다. 우선 제 상황은 아래와 같습니다. 지방국립대/3.85(전체) 3.71(전공)/25.02졸업 토스 im3 TCAD를 활용한 소자 최적화 대학원 동계 인턴(포토 공정, 스퍼터 경험을 했지만 실험적으로 해본 건 아닙니다..) 온라인 반도체 교육 다수 및 렛유인에서 3개월간 진행하는 소자공정 프로젝트(대부분 교육이였고 클린룸 실습과 VR로 장비 체험 정도 하였습니다) 공정실습 3회 PLL회로설계 수상 이후 연구기관에 재직 중인 상태입니다.(현재 6개월) 해당 기관에서는 RF filter 회로설계-레이아웃-공정-측정 과정 하고 있습니다. 설계 툴에 파이썬 접목해서 레아이웃상에서 파라미터 스윕 자동화, 설계-측정 데이터 분석 진행했습니다. 이전부터 공설로 가고 싶어 준비했으나 학부 때 인턴 합격 이후 서류 합격 경험이 없어서 고민이 됩니다. 공정 경험 살려서 공정기술 지원할지 고민입니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.