대학생활 · 삼성전자 / 공정설계
Q. 반도체 공정기술 연구실 고민하고 있습니다
응용플라즈마 연구실 연구 프로젝트들입니다 ULVAC PVD 장비 시뮬레이션 해석 자문 ULVAC RF 및 플라즈마 요소기술 개발 및 지원 Process Chamber 실시간 0.1 mTorr 이상 Leak 감지 기술 개발 Metal 오염 최소화 웨이퍼 본딩 기술 개발 반도체 공정가스 내 0.1ppm 이하 불순물 모니터링이 가능한 고밀도 플라즈마 분광분석 시스템 개발 실증 실시간 플라즈마 감시 시스템 개발 웨이퍼 본딩 V-I 센서 기반 플라즈마 변수 고정밀 모니터링 기술 개발 플라즈마 실시간 공정 모니터링 및 공정모사 기술 개발 차세대 반도체 극고종횡비 식각 공정 한계 극복 연구 플라즈마 기반 항공기 능동형 피탐지 감소 기술 PFC 가스 대체용 Fluorocarbon 계열 Precursor를 이용한 식각 공정 개발 다공정 고신뢰성 Chemistry 관련 DB 개발 플라즈마 아킹 발생 메커니즘 연구를 통한 아킹 예보 시스템 개발 공정기술 직무에 적합할까요?
2023.01.31
답변 4
- 탁탁기사삼성전자코사장 ∙ 채택률 77% ∙일치회사직무
채택된 답변
안녕하세요, 주제가 좋은 것 같습니다. 저거를 학부연구생으로 하는거면 다 하지 못할것 같은데, 석사시면 괜찮은 선택지라고 봅니다. 공정기술 직무에서 여러 파라미터를 조절해서 레시피를 짜고 그 레시피를 평가하고 하는 것도 많이 하거든요 ㅎ 그리고 해당 경험을 통해서 공정기술도 아닌 공정설계도 도전해 볼 만합니다. 플라즈마 쪽이시면 PVD도 되고 etch쪽도 어필하실 수도 있구요, 또 CLN직무에서도 플라즈마 사용하는 부서도 간혹 있습니다 ㅎ
댓글 1
웅웅엥웅작성자2023.02.01
학부연구생으로 하려고 하는데 우선순위를 정해주실수 있을까요? 다 가져가진 못할거같아서요..
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
안녕하세요. 충분히 공정기술 직무에 지원하기 적합하며, 해석이나 자문 등의 프로젝트는 공정설계 지원도 적합해보입니다.
- 답답변왕삼성전자코부장 ∙ 채택률 71% ∙일치회사
채택된 답변
네. 적합한 것으로 보입니다. 하지만 공정기술 직무에서도 본인이 희망하는 파트를 스펙들과 잘 조합하여 말한다면 더욱 좋을 것 같습니다. 간혹 몇몇분들이 스펙들을 나열하여 이게 직무에 적합할까 여부를 물어봐주시는데 이건 본인이 어떻게 조리를 하느냐에 까라 맛이 있을 수도 없을 수 도 있어지는 재료들입니다. 따라서 본인이 어떤 일을 하고 싶은지 구체적으로 정하고 자소서를 맛있게 쓸 수 있도록 고민해보는 시간을 가지셨으면 합니다.
- NNICK.KIM삼성전자코이사 ∙ 채택률 80% ∙일치회사직무
채택된 답변
안녕하세요 답변드립니다. 전반적으로 모든 연구프로젝트들이 공정기술에 적합합니다. 아킹 발생 메커니즘 통한 아킹예보 시스템 개발은 흥미롭네요, 실제로 아킹이슈뜨면 설비 PM하고 난리나는데 그런 점에서는 꽤 도움이 될 것 같습니다. 그리고 ULVAC 설비는 삼성전자에서 특정 공정 제외하고는 빼는 추세라서, 굳이 비추천합니다.
댓글 1
웅웅엥웅작성자2023.01.31
그러면 1,2번째 줄을 제외하고는 괜찮다고 생각하시나요? 본 연구실에서는 고전역학/전자기학/통계역학 등 물리학의 기초 학문들과 전기/전자/전파/바이오 등 공학 학문들을 융합하여 플라즈마 내 물리 현상을 이해하고 분석하는 기초 연구와 플라즈마 발생 장치 및 진단 장비를 개발하는 응용 연구를 진행중에 있다. 또한, 국내 우수한 공동 연구 그룹과 플라즈마 장비/공정 해석 시뮬레이터를 개발하는 연구를 수행중에 있으며, 그 중 시뮬레이터 개발에 필요한 플라즈마 공정 데이터베이스 개발 연구를 담당하고 있다. 본 연구실에서 수행중인 연구 과제를 나열하자면 다음과 같다. · PFC 가스 대체용 Fluorocarbon 계열 precursor를 이용한 식각 공정 개발 · 다공정 고신뢰성 chemistry 관련 DB 개발 · 플라즈마 아킹 발생 메커니즘 연구를 통한 아킹 예보 시스템 개발 · 게이트 스페이서 및 다중 패터닝 기술을 위한 SiN/SiO2 플라즈마 원자층 증착 공정 및 대체기술 개발 · 10 nm 반도체 공정 한계를 위한 전산모사 연구 · 중성빔 주입용 고효율 플라즈마 중성화 기술 연구 위 글이 실험실 설명글입니다 에치공정만을 타켓팅하는건가요?
함께 읽은 질문
Q. 제 경험이 공정설계에 적합한가요?
안녕하세요. 저는 지거국 전자공학부 재학 중이며 4학년에 학점은 3.6입니다. 반도체 공정설계 직무 혹은 공정기술 직무를 검토하고 있어 현업자 관점의 조언을 구하고 싶습니다. DP/센서 연구실에서 석사 연구생의 프로젝트를 보조하며 Photo, Etching, 전극 절연 검증, 나노섬유 Transfer, 스퍼터링 증착 등 소자 제작 공정 및 데이터 분석을 경험했습니다. 특히 Photo Mask 제작과 어레이 센서 측정을 위한 Arduino 기반 측정 시스템 제작을 담당하여 프로젝트를 진행했습니다. 논문 게재까지 이어지지는 않았지만, 공정 조건·소자 구조·전기적 측정 결과의 연결을 배웠습니다. 이 경험이 공정설계 직무에 어필 가능한지, 혹은 공정기술·평가분석·패키지개발 쪽에 더 가까운지 궁금합니다. 공정설계 지원 시 강조할 부분과 보완할 역량도 조언해주시면 감사하겠습니다!
Q. 반도체 공정설계에 지원하고 싶은데 어떤 스펙을 쓸지가 고민입니다.
반도체 공정설계 쪽으로 지원할 생각인데, 제가 python 기반 인공신경망(pinn)을 사용하여 플라즈마 식각 시의 이온 밀도 역추정에 대한 프로젝트를 진행하였습니다. 그런데 공정 설계와 이게 직무적으로 적합한지가 고민입니다. 다른 경험으론 학부 연구생 경험이 있는데, 여기서 진행하는 프로젝트는 소자관련이긴 하지만 아직 완료가 되지 않은 상황이라 넣을지 말지 고민이 됩니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.