직무 · 삼성전자 / 공정설계
Q. 삼성전자 공정기술의 대거채용 시대는 이제 끝났나요??
직무중 가장 많이 뽑는 것으로 알고 있는데 입사 선배님께서 공정기술의 시대는 이제 끝났다고 말씀하시더라구요 ㅠㅠ 뽑는것도 이제 많이 안뽑고 사람은 너무 많이 몰려서 오히려 더 힘들다고... 뽑을 사람 다 뽑은건가요 이제?...
2021.08.03
답변 4
- mmasteric삼성전자코부사장 ∙ 채택률 76% ∙일치회사
채택된 답변
뜬소문이긴한데 사실상 대거채용시대는 끝났다고 봐야합니다. 공정기술 뿐만아니라 모든 곳에서 대거채용라는게.이제 없습니다 그래서 인턴도 하고 더 각박해진.세상이.됨거죠 그래도 뭐 이겨내야죠 멘티님 지치지마시고 파이팅
- 삼삼전현직자삼성전자코부사장 ∙ 채택률 80% ∙일치회사
채택된 답변
안녕하세요^^ TO관련한건 무조건 뜬소문입니다... 취준생때 TO에 대한 소문을 그대로 믿고 걱정하는 경우가 많은데 어쨋든 뽑힐 사람은 뽑힙니다. TO를 보기보다는 자신의 경험을 직무와 잘 작성하시면 충분히 붙을거라 생각합니다
- 삼삼성전자Eng`r삼성전자코과장 ∙ 채택률 72% ∙일치회사
채택된 답변
안녕하세요. 고졸, 초대졸 사원 포함해서 직무중 가장 많이 뽑는 것은 설비직군입니다. 삼성은 사람이 없어서 허덕이는 곳입니다.멘티님이 걱정하시는 것처럼 적게 뽑고 인력이 충분하지 않습니다. 걱정마시고, 열심히 준비하시면 좋은 결과 얻을 수 있을 것입니다. 어려운 코로나 시국에 좋은 결과 있으시길 응원하겠습니다.
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
채택된 답변
그 사람이 인사팀 소속인가요? 앞으로의 채용 계획은 아무도 모릅니다 하지만 확실한건 공정기술에서 가장 많은 인원이 채용되는건 앞으로도 동일할겁니다
함께 읽은 질문
Q. 후공정 vs 전공정
희망 직무: 공정설계 연구실1: 뉴로모픽 칩등 차세대 칩 공정 연구실2: 반도체 공정 및 3D 통합/패키징 (Semiconductor / 3D integration / PKG): 반도체 칩을 쌓고 연결하여 성능을 높이는 패키징 및 통합 기술. 안녕하십니까 선배님들 현재 부전공으로 전자전기 이수 중인 4학년 화학과 학생입니다. 위의 두 연구실 중 한 곳을 학부연구생으로 지원할 생각입니다. 공정설계 관점에서 어떤 랩실이 더 도움이 될지 궁금합니다. 제가 전 연구실에서 뉴로모픽 칩 설계(회로설계 레이아웃) 경험이 있어 연구실1과 연계하여 이를 공정으로 제작하는 활동까지 이어나감으로 어필을 할지 아니면 화학과이기도 하고 후공정이 요즘 핫하니 후공정 연구실에서 연구를 할 지 고민입니다.
Q. 삼성전자 메모리/파운드리/반연
안녕하세요, 이번 삼성전자 상반기 채용을 준비 중인 석사 졸업 예정자입니다. 현재 사업부와 직무 선택을 앞두고 현실적인 고민이 많아 조언을 구하고자 합니다. 학부때는 학부연구생으로 실리콘 웨이퍼 박막 증착 경험 보유하고 있으며, 석사는 sky 졸업 예정으로 연구분야는 전기화학 반응 및 촉매 설계입니다. 원래 메모리사업부 공정설계를 목표로 했으나, 이번 공고에서 해당 직무 채용이 없어. 아래 세가지 선택지를 두고 고민 중입니다. 1. 파운드리 공정설계: 최근 파운드리 사업부는 비추한다는 얘기를 너무 많이 들어 고민됩니다. 2. 메모리 공정기술: 3교대 감수하고서라도 메모리 사업부로 가는 게 맞을까요? 석사까지 하고 교대근무 하는 것에 대해 현직자분들 생각이 궁금합니다 3. 반도체 연구소: 석사 학위를 고려해 지원하고 싶지만, 연구 분야가 반도체와 직접적 연관이 적어 합격 가능성이 낮을지 우려됩니다. 이 시점에서 어떤 선택이 맞을지 의견 부탁드립니다
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.

