직무 · 삼성전자 / 공정설계
Q. 삼성전자 파운드리 공정설계 직무가 하는 일이 궁금합니다!
안녕하세요. 현재 전자공학과 학부를 졸업한 취준생입니다. 삼성전자 파운드리 사업부 공정설계를 목표로 하고있습니다. 공정설계라는 직무는 파운드리 사업부 말고도 다른 사업부에도 있는 것으로 알고있는데요, 1. 파운드리사업부 공정설계 엔지니어가 다른 사업부의 엔지니어들과 어떤것이 다른지 궁금합니다. 2. 파운드리 공정설계 엔지니어는 양산과 관련된 업무를 주로 하고있어서 회로와 관련된 업무보다는 공정과 관련된 업무를 주로 맡고있나요? 3. JD에 보면 파운드리 공절설계 엔지니어가 하는 일에 SPICE 모델링이 있는데, 제가 알기로는 SPICE는 소자가 전기적으로 어떻게 동작하는지 모델링 하는 것으로 알고 있습니다. 이에 관련해 SPICE 모델링이 구체적으로 무엇을 하는 업무인지 궁금합니다.
2024.05.30
답변 5
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
채택된 답변
주로 공정과 관련된 업무를 맡습니다. 다른 사업부와 차이점은 파운드리는 위탁생산이라 하는 제품마다 사용하는 장비 및 대응이 많이 달라집니다. 스파이스 모델링은 실제 회로 펩리스 회사한테 설계 Tool를 제공해 줄 때 MOSFET 및 여러 METAL의 특성을 모델링하는 업무를 뜻합니다.
- 반반라인삼성전자코주임 ∙ 채택률 80% ∙일치회사
채택된 답변
1.사업부 별로 나눌게 아니라 제품으로 나눠야되고 크게 보면 하는일은 비슷합니다 (DDI 냐 CIS냐 LOGIC 이냐 등등) 2. 회로와는 관련이 적고 특정모듈은 소자 동작도 알아야 합니다 3. 모든 공정설계 엔지니어가 SPICE를 하는게 아니고 극히 일부 엔지니어가 레이아웃도하면서 회로도와 같이 일치하는지 체크하는겁니다
- iiiiiiiiiiiiiiiiii삼성전자코이사 ∙ 채택률 63% ∙일치회사
채택된 답변
안녕하세요. 1. 공정설계 엔지니어는 PA 라고 하고 타사업부와 동일 선상의 업무를 합니다. 2. 파운드리라고 공정 관련된 직무를 하는게 아니고 공정 설계 업무 자체가 어떻게 공정을 만들 것인가를 이야기하는 부서입니다. 설계랑은 별개에요. 3. Spice 모델링 하는 팀이 따로 있고 그 팀의 분석을 토대로 실제 소자에 적용하고 모델링을 통해 소자 특성을 개선하는 일을 합니다.
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
채택된 답변
1. 메모리나 반연쪽과 개발업무는 유사하지만 모듈이 달라 공정프로세스나 방식이 달라지므로 개발 구성이 달라집니다. 2. 네 회로 레이아웃은 볼 일 있어도 회로설계는 하지않고 공정개발 및.소자개발을.진행합니다 3. 예로들면 고객파운드리 사에서.원하는 디바이스전압을 맞춰줘야하는데 채널길이나 도핑에따라 ,Vth나 이런 전압들이.달라지므로 시뮬레이션을 통해 spec을 충족하는 것 입니다.
- 기흥평택하드워커삼성전자코전무 ∙ 채택률 71% ∙일치회사
채택된 답변
안녕하세요 1.메모리 공정설계 동일합니다 제품군이 다를뿐이지 2.양산 업무도 있고 연구과제 박사들에 대한 양산 레시피 공정설계 관련 업무도 수행을 합니다 3.해당 언급하신 내용이 맞구요 해당 공정 내 스텝에 대해서 설계를 할때 고객의 요구한 제품의 특성이 구현이 되는지 파악을 해야하는데, 양산전에 시뮬레이션 돌려본다고 보시면 될듯합니다 참고바랍니다 이상채택바랍니다
함께 읽은 질문
Q. 삼성전자ds 공정설계 사업부 고민
안녕하세요 석사 졸업 후 메모리 사업부 공정설계 직무에 지원하고자 준비 중입니다. 다만 이번 채용에 메모리 공설은 없고 파운드리 공설만 있는데 어쩔수없이 파운드리 공설에 지원을 할지 메모리 사업부 공정기술로 지원을 해야할지 고민입니다.. 석사 중 소자 효율 향상을 위해 소자 구조 설계, 박막 재료 선정, 공정 최적화 등 소자 전체를 보며 단위 공정 보다 소자 설계하는 부분에 큰 흥미를 느꼈고, 공정기술은 교대근무이라는 점이 걸려 공설에 더 큰 관심을 가지게 되었습니다. 석사 기간 중 직접 소자 구조 설계, 에치와 증착 공정 최적화, 분석을 진행하였습니다. 현직자분들 입장에서 파운드리 공설 지원을 할지, 메모리 공기 지원을 할지 의견을 여쭙고 싶습니다.
Q. [공정설계직무 현직자 관점 조언]
안녕하십니까 선배님들 제 짧은 공정설계에 대한 지식으로는 공정설계가 전체적 공정과정을 통해 하나의 제품을 양산하게 만드는 직무로 알고 있습니다. 그런데 제가 아래에 한 활동들이 모두 공정설계 직무와 핏한 일이라는 이야기를 들어왔습니다. 그래서 준비를 하기도 했구요. 그런데 아래 활동들이 공정설계와 어떻게 연관이 되어있는지 자세하게는 모르겠어서 도움을 구하고자 이렇게 글을 쓰게 되었습니다. 1. RRAM 모델링 및 어레이 시뮬레이션 (LTspice, PySpice) 2. 2T TANOS 플래시 메모리 TCAD 시뮬레이션 3. 뉴로모픽 칩 회로 설계 및 디버깅 (Cadence Virtuoso)[레이아웃 등] 4. 소자 실제 측정 소자 관련 경험인거 같은데 삼전은 공정설계로 묶여 있다보니 여기서 공정적인 부분을 엮어야 하는건지 소자적인 부분으로 적으면 되는건지와 엮어야 한다면 어떤 식으로 연관이 있는건지 궁금합니다!!
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.