직무 · 삼성전자 / 공정설계
다름이 아니라 제가 하반기 패키징 기술 쪽으로 준비를 해보려고 하는데 패키징에서 아날로그 회로로 검증을 한다고 들었는데 패키징과 아날로그 회로의 관계에 대해 직무적으로 조금 자세하게 설명해주실 수 있을까요?
2022.05.30
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요. 삼성전자ds 파운드리 공정설계 희망하는 지원자입니다. 우선 제 상황은 아래와 같습니다. 지방국립대/3.85(전체) 3.71(전공)/25.02졸업 토스 im3 TCAD를 활용한 소자 최적화 대학원 동계 인턴(포토 공정, 스퍼터 경험을 했지만 실험적으로 해본 건 아닙니다..) 온라인 반도체 교육 다수 및 렛유인에서 3개월간 진행하는 소자공정 프로젝트(대부분 교육이였고 클린룸 실습과 VR로 장비 체험 정도 하였습니다) 공정실습 3회 PLL회로설계 수상 이후 연구기관에 재직 중인 상태입니다.(현재 6개월) 해당 기관에서는 RF filter 회로설계-레이아웃-공정-측정 과정 하고 있습니다. 설계 툴에 파이썬 접목해서 레아이웃상에서 파라미터 스윕 자동화, 설계-측정 데이터 분석 진행했습니다. 이전부터 공설로 가고 싶어 준비했으나 학부 때 인턴 합격 이후 서류 합격 경험이 없어서 고민이 됩니다. 공정 경험 살려서 공정기술 지원할지 고민입니다.
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
안녕하세요. 삼성전자ds 파운드리 공정설계 희망하는 지원자입니다. 우선 제 상황은 아래와 같습니다. 지방국립대/3.85(전체) 3.71(전공)/25.02졸업 토스 im3 TCAD를 활용한 소자 최적화 대학원 동계 인턴(포토 공정, 스퍼터 경험을 했지만 실험적으로 해본 건 아닙니다..) 온라인 반도체 교육 다수 및 렛유인에서 3개월간 진행하는 소자공정 프로젝트(대부분 교육이였고 클린룸 실습과 VR로 장비 체험 정도 하였습니다) 공정실습 3회 PLL회로설계 수상 이후 연구기관에 재직 중인 상태입니다.(현재 6개월) 해당 기관에서는 RF filter 회로설계-레이아웃-공정-측정 과정 하고 있습니다. 설계 툴에 파이썬 접목해서 레아이웃상에서 파라미터 스윕 자동화, 설계-측정 데이터 분석 진행했습니다. 이전부터 공설로 가고 싶어 준비했으나 학부 때 인턴 합격 이후 서류 합격 경험이 없어서 고민이 됩니다. 공정 경험 살려서 공정기술 지원할지 고민입니다.
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
답변 4
채택된 답변안녕하세요 패키징 평가및분석 직무 근무자입니다. 설계를 진행할때, 단순히 설계에서 끝나는게 아니라 패키징관련 업무쪽의 팀과 지속적으로 피드백하며 제품을 개선해나갑니다. 이러한 부분에 있어서 패키징 아날로그 직무라고 생각하시면 되겠습니다.
채택된 답변안녕하세요 음 우선 패키징내에도 정말 다양한 단계로 나누어지고 다양한 단계를 검증하는 사람들이 나뉘어져있습니다. 그 중 패키징을 하기전 회로를 검증하는 사람들도 있겠죠. 그따 아날로그 회로분석이 진행됩니다
채택된 답변아날로그 점검 진행ㅎ하는데요, 패키징을 진행하고 점검 다시 eds 점검합니다. 더 자세한건 하이닉스 뉴스룸등을 참고하시기 바랍니다.
회로설계랑은 관계없습니다 후공정에서의 eds test라고 보시는게 정확합니더.
