직무 · 삼성전자 / 공정설계
Q. CVD에 관련하여 질문 있습니다.(High Aspect Ratio)
제가 이번에 삼성전자 파운드리에 지원하게 됐는데 평소 CVD에 관심있던 저는 자소서에 high aspect ratio gap fill에 관한 내용을 적었습니다. 하지만 지금 찾아보니 high aspect ratio를 극복하는 것은 시스템 반도체가 아니라 메모리 반도체에 해당되는 내용이라는 것을 알게돼서 면접시 어떻게 커버해야할지 고민입니다.
2020.10.16
답변 3
- 따따르르릉삼성전자코과장 ∙ 채택률 88% ∙일치회사
채택된 답변안녕하세요~ 일단은 본인이 그만큼 반도체에 관심 있었다라는 것으로 어필할 수 있는 좋은 소재입니다. 사실 면접관들도 그렇게 깊게 물어보지는 앓을 거에요. 면접관들도 지원자들이 자세히 알 것이라고 생각하지 않으니 걱정마시길 바랍니다. 건승을 기원합니다!
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사채택된 답변
상관없습니다. 정도의 차이만 있을뿐 Logic 소자에서도 사이즈가 작아지게 되면 aspect ratio 문제가 생기는건 자연적입니다. 걱정안해도 됩니다.
- 메메칸더V
해당 부분이 결코 메모리에만 국한되는 문제는 절대 아닙니다. 회로의 미세화에 따른 숙명적 과제와도 같이 비메모리도 동일하게 중요한 부분입니다.
함께 읽은 질문
Q. 전자공 4-1 학사 취업 vs 자대 석사 진학
안녕하세요. 진로 고민으로 현직자 선배님들께 조언 구합니다. 인서울 전자공 4-1입니다. [스펙 및 경험] 학점/어학: 3.7 / 토스 IH, ADsP 경험: SPTA 공정실습, 전력반도체 학연생(TCAD 소자 시뮬레이션, 전기전자재료학회 KCI 1저자 논문 준비 중) 캡스톤: 교육용 스핀코터 하드웨어 설계 및 제작 1. 자대 석사 vs 바로 취업 연구직에 큰 뜻은 없고 빠른 취업이 목표입니다. 하지만 학사 대기업 취업문이 좁다 보니, 자대 석사에 2년을 투자해 대기업/중견 합격 확률을 높이는 게 현실적으로 더 나은 선택일지 궁금합니다. 2. 학사 취업 시 직무 추천 하반기 학사 취업 시, 제 경험(TCAD+장비제어+공정실습)으로 어느 직무 지원이 유리할까요? 학사로 공정설계나 소자 직무를 뚫기가 많이 어려운지, 아니면 하드웨어 경험을 살려 공정기술이나 주요 장비사 엔지니어를 타겟팅하는 게 맞을지 조언 부탁드립니다. 감사합니다.
Q. 지금까지 한 활동들이 Etching/Deposition FSE에 도움이 될까요?
안녕하세요. 현재 전자공학과 3학년에 재학 중입니다. 지금까지 SPTA 패터닝 공정 실습, 오실로스코프 기반 범용 BJT&MOSFET I-V Curve Tracer, DRAM Noise 제거 High CMRR 실제 구현을 완료했습니다. 현재 저가형 증착기 설계 및 개발 프로젝트, 싱글칵테일 전구체를 활용한 IGO ALD 증착에 관해 DFT 시뮬레이션 및 분석 연구를 진행하고 있습니다. 내년 캡스톤으로는 RF Power Monitoring 시스템을 설계 및 구현할 예정입니다. 저는 FSE 직무로 가고싶지만 연구 주제를 DFT 시뮬레이션을 받았습니다. 이를 FSE 직무와 연관 지을 수 있는지, 앞으로 어떤 활동을 추가하면 좋을지 조언해주신다면 정말 감사하겠습니다. 또한 어떤 직무를 같이 준비하면 좋은지도 알려주신다면 감사하겠습니다. 영어 회화는 매일 공부하며 외국인 친구들과 프리토킹은 가능합니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.