직무 · 삼성전자 / 공정설계
Q. Reactive Ion Etch(건식식각) 에서 Bias Power의 효과
안녕하세요, 식각공정에 관심이 많은 예비 졸업자 입니다. 다름이 아니라, RIE 식각에서 Etch rate를 향상하기 위해 기판에 bias를 인가하는 방식을 사용하는 것으로 알고있는데요, 이 경우 Bias를 일반적으로 몇 W정도 인가하는지 궁금합니다. (Source Power = 50W ~ 200W)일 때 또한, Bias Power를 기판에 인가하여 etch rate을 증가시킨다고 했을 때 bias power를 인가하기 전 보다 일반적으로 대략 어느정도의 etch rate 향상률을 얻을 수 있는지도 답변해주시면 감사하겠습니다! 마지막으로, Bias Power를 인가했을 때 PR 변성은 얼마나 더 심하게 발생하게 되는지도 궁금합니다. 감사합니다.
2023.11.23
답변 3
- 니니꿈은뭐니삼성전기코사장 ∙ 채택률 86%
채택된 답변이건 식각 타겟이 되는 물질이나 기재에 따라 천차만별입니다. 일반적인 bias의 기준이 없지만 통상 100w 언저리에서 형성된다 보시고 그 향상율은 비례하지는 않고 일정 w이상이 되면 더이상 깍이지 않습니다. 플라즈마 자체에 의한 PR과경화가 발생될수 있는데 RIE보다는 icp에서 종종 발생합니다.
- ..50삼성전자코과장 ∙ 채택률 56% ∙일치회사
안녕하세요, ETCH 기술팀에서 근무하고 있는 엔지니어 입니다. ETCH 공정에 대해 상당히 많은 관심이 있으신 것으로 보입니다만, 애석하게도 공정 진행 간 사용되는 BIAS POWER 및 수율에 대한 구체적인 정보는 대외비이기에 공개적인 질의가 오가는 이곳에서는 원하는 답을 얻기 힘드실 것입니다. 답답하시겠지만 말씀드릴 수 있는 것은 극히 한정적이라는 사과의 말씀 먼저 드립니다. ASPECT RATIO 증가로 인한 공정 난이도 향상으로 BIAS POWER 및 PULSING 기술이 도입되었다는 점, 그리고 이러한 기술이 적용된 FLASH 제품의 양산이 원활하게 이루어지고 있다는 점까지만 말씀드릴 수 있을 것 같습니다. 조금이나마 도움이 되셨기를 바랍니다. 감사합니다.
- NNICK.KIM삼성전자코이사 ∙ 채택률 80% ∙일치회사직무
안녕하세요 답변드립니다. 일단 pr 과 etchant gas 비율에 따라서 너무나도 다릅니다. 그래서 일반적인 경우가 없기 때문에 답변드리기 어려울 것 같구요. etch rate 향상율 또한 마찬가지 입니다. 원하시는 것에 있어 적절한 답변이 아니어서 죄송하지만, 대외비 내용도 많아 이렇게 밖에 답을 못드리네요. 다만 러프하게 경향성은 아시다싶이, 1. power 를 강하게 하면 e/r이 빨라진다. 2. power 를 강하게 하면 pr 변성 (adi cd wiggling) 이 발생하여 UNDERCUT 발생 가능성 있음 3. power 를 강하게 할 수록 pc(particle) 발생 가능성 높아진다.
함께 읽은 질문
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
Q. 직무 고민
안녕하세요. 삼성전자ds 파운드리 공정설계 희망하는 지원자입니다. 우선 제 상황은 아래와 같습니다. 지방국립대/3.85(전체) 3.71(전공)/25.02졸업 토스 im3 TCAD를 활용한 소자 최적화 대학원 동계 인턴(포토 공정, 스퍼터 경험을 했지만 실험적으로 해본 건 아닙니다..) 온라인 반도체 교육 다수 및 렛유인에서 3개월간 진행하는 소자공정 프로젝트(대부분 교육이였고 클린룸 실습과 VR로 장비 체험 정도 하였습니다) 공정실습 3회 PLL회로설계 수상 이후 연구기관에 재직 중인 상태입니다.(현재 6개월) 해당 기관에서는 RF filter 회로설계-레이아웃-공정-측정 과정 하고 있습니다. 설계 툴에 파이썬 접목해서 레아이웃상에서 파라미터 스윕 자동화, 설계-측정 데이터 분석 진행했습니다. 이전부터 공설로 가고 싶어 준비했으나 학부 때 인턴 합격 이후 서류 합격 경험이 없어서 고민이 됩니다. 공정 경험 살려서 공정기술 지원할지 고민입니다.
Q. [파운드리사업부 DTCO역량]
안녕하십니까 선배님들 제가 DART 사이트에서 삼성전자DS 연구개발 부문 전년도 실적표를 분석했는데 2나노 GAA 공정의 수율 상승의 핵심이 DTCO(설계 공정 동시 최적화)라는 것이라는 것을 보았습니다. 그런데 DTCO를 펩리스 회사와 파운드리가 어떻게 하는지 궁금합니다. 다른 회사인데 동시 최적화를 한다는게 비현직자 입장에서 잘 와닿지는 않는거 같습니다. DTCO방식을 현업에서 어떻게 진행되는지 궁금합니다 !
궁금증이 남았나요?
빠르게 질문하세요.