직무 · 삼성전자 / 반도체설계
Q. 메모리 지원동기 관련 질문 - 10나노 단에서의 주요 문제점이 무엇인가요?
안녕하세요! 4학년 진학예정인 화학공학과 학생입니다. 현재 메모리 공정설계(소자) 직무의 지원동기를 준비하고 있습니다. 10나노 6세대~10나노 7세대 DRAM을 지원동기로 잡고 준비하고 있는데, 해당 단에서의 주요 소자 설계/공정 과제가 무엇인지 모르겠습니다. DRAM의 발전 방향이 3D화/HKMG의 적용이라는 것은 알고 있는데, 구체적으로 어떠한 문제(해결과제, 어려움)가 소자 설계/수율개선을 어렵게 하는 것인지 잘 모르겠어서 질문드립니다!
2025.02.18
답변 6
- 홍홍원멘토삼성전자코부장 ∙ 채택률 70% ∙일치회사직무
채택된 답변안녕하세요 멘티님 현장에서의 어려움보다는 실제로 왜 지원하고싶은지 기재하는게 더욱 효율적일것 같습니다. 감사합니다.
댓글 1
BBURNBURN작성자2025.02.18
답변해주셔서 감사합니다!
합격 메이트삼성전자코부사장 ∙ 채택률 78% ∙일치회사채택된 답변안녕하세요 멘티님 10나노 DRAM 공정의 주요 문제점은 매우 복잡한데요. 공정의 변동성과 누설 전류의 증가, 소프트 에러 증가와 제조 수율 저하, 3D 기술 적용이 필요한 점이 있습니다. 응원하겠습니다!
댓글 1
BBURNBURN작성자2025.02.18
답변주셔서 감사합니다!
- MMemory Department삼성전자코전무 ∙ 채택률 82% ∙일치회사채택된 답변
지원자님, 안녕하세요~! 메모리 공정설계(소자) 직무 지원을 준비하고 계시군요! 10나노급 DRAM 공정에서의 주요 과제와 난관을 고민하시는 모습이 정말 인상적이에요~! 10나노급 DRAM, 특히 6세대7세대에서는 공정 미세화로 인해 여러 난제가 발생합니다! 먼저, 셀 캐패시터(Capacitor) 설계의 어려움이 있어요! 노드가 작아질수록 저장할 수 있는 전하량이 줄어드는데, 이를 해결하기 위해 고유전율(HKMG) 재료 적용이 필수적이지만, HKMG가 도입되면서 공정 조건 최적화와 누설 전류 문제가 더욱 복잡해지는 과제가 생깁니다~! 또한, FinFET이 아닌 Planar 구조 유지로 인한 셀 트랜지스터 특성 확보 문제도 큰 도전 과제예요! DRAM은 고집적이 필수인데, Planar 구조에서 소스/드레인 간 전류 누설과 채널 제어 문제가 더욱 심화되죠~! 이걸 해결하기 위해 고유전 게이트 절연막(HKMG)과 저저항 소스/드레인 재료 도입이 진행되고 있지만, 이에 따른 공정 복잡성이 급격히 증가하고 있어요~! 수율 측면에서도 공정 변동성(Process Variation)에 따른 특성 균일화가 정말 중요한 이슈예요~! 노드가 작아질수록 포토 리소그래피 해상도 한계, 식각 균일성 문제, 레이아웃 종속성(Layout-Dependent Effects) 문제 등이 커지면서, 미세한 변동이 수율에 치명적인 영향을 미칠 수 있어요! 이를 해결하기 위해 공정 제어 기술(DFM, OPC)과 공정 시뮬레이션 기반 최적화가 필수적입니다~! 결국, 고유전율 재료 도입, 셀 트랜지스터 성능 최적화, 공정 균일성 확보라는 세 가지 핵심 과제가 현재 10나노급 DRAM 소자 설계에서 중요한 이슈라고 볼 수 있어요! 지원동기를 작성하실 때, 이 부분을 염두에 두고 "어떤 문제를 해결하는 데 기여하고 싶은지"를 풀어나가시면 더욱 설득력 있는 내용이 될 거예요~! 준비 잘하셔서 좋은 결과 얻으시길 바랍니다~~! 응원합니다~! 도움이 되셨다면 채택 부탁드려요~!
댓글 1
BBURNBURN작성자2025.02.18
답변해주셔서 감사합니다!
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사채택된 답변
안녕하세요! 말씀해주신 10나도 단에서는 이슈가 정말 많아서 하나를 콕 집어서 말씀드리기가 어렵네요 공정 설계 관점에서는 수율이 가장 중요한 이슈일 것 같습니다
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 원하는 패턴이 안 만들어지고 뭉개지고 그런게 제일 문제죠.. 문제점은 항상 비슷해요 도움이 되었으면 좋겠네요. ^_^
댓글 1
BBURNBURN작성자2025.02.17
답변주셔서 감사합니다! 혹시 말씀주신 결함은 주로 어떤 요인에 의하여 발생되나요?
- 홍홍원멘토삼성전자코부장 ∙ 채택률 70% ∙일치회사직무
안녕하세요 멘티님 현장에서의 어려움보다는 실제로 왜 지원하고싶은지 기재하는게 더욱 효율적일것 같습니다. 감사합니다.
함께 읽은 질문
Q. 반도체 회로설계 워라밸
안녕하세요 저는 전자공학과 2학년 학생입니다 . 저는 현재 자동차쪽으로 진로를 잡고 있었는데 1학기에 수업을 들으며 , 회로설계에도 관심이 생겨서 이리저리 찾아봤는데 워라밸이 그렇게 안좋다고 해서 걱정이 됩니다 . 마감기한이 있어서 그때까지는 죽어나간다고 하더라구요 . 그래서 회로설계쪽으로 가볼까라는 생각이 들면서도 많이 힘들다는 얘기가 많으니 고민이 됩니다 . 반도체 회로설계쪽 일하시는 분들은 얼마나 힘든지 , 몇시에 출근하고 몇시에 퇴근하는지 , 뭐가 어떻게 힘든건지 궁금합니다! 그리고 연봉을 그 노동에 맞게 받는지 , 얼마나 받는지 궁금합니다 . 감사합니다!
Q. 3학년 여름방학
안녕하세요 전자공학 3학년 재학중입니다 현재 반도체 평가및 분석,신뢰성 테스트 직무쪽으로 취업을 희망하는데요 이번 여름방학때 공정이나 신뢰성 테스트 실습 교육에 참가하고싶습니다. 그런데 이번에 한국반도체아카데미에 신청했지만 4학년 위주로 뽑는지 4학년들만 뽑혔더라고요… 현재 토익 800 토스 IH이고 학점은 3.9/4.5입니다 전력반도체 연구실에서 학연생으로 세미나와 열관리 관련해서 개인 프로젝트를 진행중이긴합니다 원래 3학년은 실습 교육 같은거를 잘 안뽑아주는지, 보통 4학년부터 시작하면 늦는것이 아닌지 걱정이 들어서 질문남깁니다!!
Q. 삼성 DS 파운더리 반도체공정설계 vs. TSP총괄 직무고민
안녕하세요, 기계공학부 막학기 재학중인 학생입니다. 재학중에 반도체 관련 활동을 많이 하지 못해서 아쉽지만 DS에 도전해보려고 합니다. 제가 여태껏 주로 한 활동이 CFD 위주인데, ANSYS를 이용한 활동 BTMS 열관리 성능 최적화 등등 반도체와는 무관한 영역입니다. 파운더리사업부 반도체공정설계 플러스 요인으로 simulation tool 관련 역량과 mechanical simulation 등 조건에 제가 유리한 듯 하나, 파운더리 반도체공정설계 직무에서는 패키지보다는 웨이퍼, 소자 설계 중심으로 돌아간다 하여 TSP 총괄을 써야 하나 고민입니다. 조금이라도 더 제 역량에 맞는 직무가 무엇인지 궁금하여 질문 남깁니다. 감사합니다.
궁금증이 남았나요?
빠르게 질문하세요.