Q. 반도체 void

답변 5

• M

  Memory Department삼성전자

  코전무 ∙ 채택률 82% ∙

  회사

  일치

  ---

  채택된 답변

  안녕하세요! 반도체 패키지 공정에서 디본딩(debonding) 시 void가 발생할 수 있는 경우는 여러 가지가 있는데요~ 주로 접착층(adhesive layer)과 웨이퍼 또는 칩 사이에서 발생하는 경우가 많아요. 디본딩 과정에서 열적, 기계적 스트레스로 인해 계면에서 접착이 제대로 이루어지지 않거나, 내부의 가스나 불순물이 빠져나오지 못해 void가 생길 수 있습니다. 특히 패키징 공정 중에 사용하는 에폭시나 접착제를 열처리하거나 경화하는 과정에서 기포나 가스가 형성되면 void가 발생할 수 있고, 이는 접합층 또는 몰딩(compound) 내에 생길 수 있어요. 이러한 void는 패키지의 신뢰성을 저하시키고 열전달이나 전기적 특성에도 영향을 미칠 수 있으니 철저한 공정 관리가 필요하겠죠? 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!

  ---

  ---

  댓글 1

  가

  가보자고오취뽀

  작성자

  2024.09.25

  그러면 디본딩 때 발생한 void를 어떤 방법으로 최소화?할 수 있나요?

• 3

  3분커리er삼성전자

  코이사 ∙ 채택률 50% ∙

  회사

  일치

  ---

  deponding이 무엇인지는 잘모르겠는데 주로 에칭 혹은 증착이 잘못되었을때 VOID가 발생합니다

  ---
• 흰

  흰수염치킨삼성전자

  코전무 ∙ 채택률 57% ∙

  회사

  일치

  ---

  안녕하세요. 멘토 흰수염치킨입니다. 접합층에서 많이 생겨요 도움이 되었으면 좋겠네요. ^_^

  ---
• 

  안경공대남삼성전자

  코부사장 ∙ 채택률 64% ∙

  회사

  일치

  ---

  안녕하세요. 디포지션에서 발생합니다.

  ---
• 메

  메에모리삼성전자

  코상무 ∙ 채택률 49% ∙

  회사

  일치

  ---

  에칭 공정에서 많이 발생하는 이슈로 알고 있습니다

  ---

  ---

  댓글 1

  가

  가보자고오취뽀

  작성자

  2024.09.25

  에칭 공정에서 발생한 void는 어느 layer에 있나요? 그리고 디본딩에서는 발생하지 않는지 궁금합니다.