직무 · 삼성전자 / 패키지개발
Q. EMC SI/PI PGK
안녕하세요 전기전자공학 전공하고 외국계 반도체 기업에서 칩레벨 불량분석, 보드레벨 관련 일을 하였습니다. 삼성전자 LSI에 도전하고 싶은데요, EMC SI/PI 쪽으로 관심이 있습니다. 혹시 제 역량이 경쟁력 있을지, 무엇이 부족할지 피드백주시면 감사하겠습니다. 학부 때는 LNA회로설계, S parameter, 임피던스 매칭, cadence 활용, 학부 프로젝트로 ring osc 등을 설계 통신과목에서 모두 우수한 성적 (Time domain, Freq domain, FFT 이해) 졸업연구로 머신러닝을 활용한 통신시스템 설계 경력으로는 여러가지 아날로그 반도체를 다루었고, PM, GM 튜닝, EMI, EMC 노이즈 절감, DCDC scheme 분석, SerDes MIPI compliance등을 접할 수 있었습니다. 반도체 PKG차원에서 모델링하여 접근해본 경험은 없어서 준비가 더 필요할지 싶습니다.
2026.02.19
답변 7
회로설계 멘토 삼코치삼성전자코부사장 ∙ 채택률 81% ∙일치회사
채택된 답변안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분 이력은 솔직히 말씀드리면 EMC SI/PI 직무와 결이 잘 맞는 편입니다. 특히 보드레벨 경험과 EMI/EMC 대응 경험은 패키지 개발 조직에서 바로 써먹을 수 있는 자산입니다. 다만 “칩레벨 + 보드레벨” 경험을 “패키지 레벨 전송경로 모델링”까지 확장할 수 있는지 여부가 관건입니다. EMC SI/PI PGK 직무가 실제로 무엇을 하는지 먼저 말씀드리겠습니다. 삼성전자 LSI 패키지개발 조직에서 SI는 die → bump → substrate → ball → PCB로 이어지는 전체 경로의 신호 무결성을 보는 업무이고, PI는 PDN 안정성과 ΔV droop을 관리하는 업무입니다. EMC는 방사/전도 노이즈를 규격 이하로 맞추는 설계 및 구조 개선입니다. 단순 측정이 아니라 설계 단계에서 시뮬레이션 기반으로 예측하고 개선안을 제시하는 역할입니다. 질문자분의 강점을 직무 관점에서 해석해보겠습니다. LNA 설계, S-parameter, 임피던스 매칭 경험은 고속 인터페이스 채널 해석에 직접적으로 연결됩니다. 예를 들어 SerDes 10Gbps 채널에서 insertion loss S21이 -12 dB @ 5 GHz라면, 패키지 substrate via stub 길이를 줄여서 공진점을 이동시키는 식의 구조 개선을 제안해야 합니다. 질문자분은 이미 S-parameter를 다뤄보셨기 때문에 이 부분은 경쟁력이 있습니다. Time domain / FFT 이해는 eye diagram 해석과 jitter decomposition에 도움이 됩니다. Total jitter = deterministic jitter + random jitter로 나눠서 분석할 때, 주파수 영역 노이즈를 시간 영역으로 환산하는 감각이 필요합니다. 이건 학부 이론을 실제 compliance 대응에 연결해본 경험이 있어서 플러스 요소입니다. EMI/EMC 노이즈 절감 경험도 강점입니다. 예를 들어 DCDC switching frequency가 2 MHz이고, 고조파가 10 MHz 이상에서 방사된다면, 패키지 GND return path inductance L을 줄여 di/dt에 따른 V = L * (di/dt) 노이즈를 감소시키는 식으로 접근합니다. 질문자분이 보드레벨에서 이미 이런 접근을 해봤다면, 패키지 차원으로 스케일만 줄이면 됩니다. 다만 부족한 부분도 명확합니다. 패키지 레벨 모델링 경험이 없다고 하셨는데, 이건 실제 면접에서 반드시 질문받습니다. 예를 들어 flip-chip substrate를 RLC distributed model로 등가화할 수 있는지, PDN impedance profile을 Z(f) 곡선으로 그려보고 target impedance = ΔV / ΔI 기준을 이해하는지 등을 묻습니다. 예를 들어 코어 전압 0.8V, 허용 리플 5%라면 ΔV = 0.04V이고, 동적 전류 변화가 2A라면 target Z = 0.04 / 2 = 20 mΩ 입니다. 이 이하로 PDN impedance를 설계해야 합니다. 이런 수치 감각이 있으면 확실히 경쟁력이 올라갑니다. 또 하나 중요한 것은 툴 경험입니다. SI/PI 직무는 HFSS, ADS, PowerSI, Sigrity, Ansys SIwave 등을 사용합니다. Cadence 경험이 있다고 하셨지만 PCB SI/PI 툴 기반 extraction 경험이 있는지 여부가 차이를 만듭니다. 실제 업무에서는 단순 schematic이 아니라 3D field solver 기반으로 parasitic extraction을 합니다. 질문자분 경력을 조금 더 전략적으로 재해석해보면 좋겠습니다. 예를 들어 SerDes MIPI compliance 경험이 있다면, “보드 단에서 채널 손실 보정 및 EQ 튜닝을 수행했고, 패키지 포함 채널 전체를 고려해야 하는 필요성을 느꼈다”는 식으로 스토리를 연결하는 것이 좋습니다. 단순 경험 나열보다 “왜 패키지 레벨로 확장하고 싶은지” 논리 구조가 필요합니다. 비유를 하나 들면, 지금 질문자분은 이미 고속도로에서 차량 흐름을 관리해본 경험이 있는 교통 엔지니어입니다. 그런데 패키지 SI/PI는 톨게이트 구조 자체를 설계하는 일에 가깝습니다. 흐름을 보는 것에서 구조를 설계하는 쪽으로 한 단계 올라가는 개념입니다. 정리해보면 질문자분은 기본기와 현장 경험은 충분히 경쟁력 있습니다. 다만 다음을 보완하시면 좋겠습니다. 패키지 substrate stack-up 구조 이해, via stub resonance 계산, PDN impedance 설계 개념, 3D EM solver 경험 정리입니다. 이 네 가지를 준비하면 LSI 패키지 EMC SI/PI 직무에서 서류와 면접 모두 설득력이 있습니다. 학교가 비공개여도 큰 문제는 아닙니다. 이 직무는 학벌보다 실제 해석 역량과 실무 감각을 봅니다. 오히려 보드레벨 실무 경험은 신입 대비 차별화 요소입니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
댓글 1
바바바보보보작성자2026.02.16
YK입니다. 멘토님 혹시 추가적인 멘토링을 받아볼 수 있을까요?
프로답변러YTN코부사장 ∙ 채택률 86%채택된 답변멘티님 보유하신 보드 레벨에서의 EMI EMC 노이즈 절감 경험과 SerDes MIPI 분석 역량은 LSI 사업부에서 매우 선호하는 실무 능력이라 패키지 모델링 경험이 없더라도 합격에는 전혀 지장이 없습니다 기본기가 탄탄한 S파라미터 및 임피던스 매칭 지식을 바탕으로 패키지 레벨 해석은 빠르게 습득할 수 있음을 어필하면 면접관에게 긍정적인 평가를 받게 됩니다 현재의 경력 기술서만으로도 충분히 경쟁 우위에 있으니 자신 있게 지원하세요 채택부탁드리며 파이팅입니다!
- MMemory Department삼성전자코전무 ∙ 채택률 83% ∙일치회사채택된 답변
지원자님 경력과 전공 흐름을 보면, 삼성전자 LSI 패키지개발 내 EMC / SI / PI 트랙 기준으로 꽤 좋은 출발선에 서 계신 상태입니다~ 솔직히 말씀드리면 “완전 신입” 포지션이 아니라, 이미 실무 감각이 있는 지원자로 보입니다! 방향만 조금 더 패키지 관점으로 정리하면 경쟁력 충분합니다! 지금까지 해오신 LNA 회로설계, S-parameter, 임피던스 매칭, Cadence 사용 경험은 SI/PI 직무에서 바로 연결됩니다~ 특히 S-parameter, 주파수 도메인 해석, FFT 이해, 타임/프리퀀시 도메인 변환 개념이 탄탄한 건 큰 장점이에요! 이건 단순 회로설계가 아니라 신호무결성 해석의 언어를 이미 알고 있다는 뜻입니다~ 또 외국계 반도체 기업에서 칩레벨 불량분석, 보드레벨 이슈, DCDC 스킴 분석, EMI/EMC 저감, SerDes·MIPI 컴플라이언스까지 경험하신 건 SI/PI/EMC 직무와 직접적으로 맞닿아 있습니다~ 실제로 패키지 SI/PI는 “이론만 강한 사람”보다 “현장에서 노이즈와 싸워본 사람”을 더 높게 평가하는 경향이 있습니다! 그런 면에서 지원자님 이력은 실전형이에요~ 다만 냉정하게 보완 포인트도 분명 있습니다~ 지금까지의 강점은 칩 + 보드 + 회로 + 신호 쪽인데, 패키지 관점의 모델링/해석 경험이 아직 없다는 점은 면접에서 반드시 질문 나옵니다~ 하지만 이건 “부족”이라기보다 “연결만 하면 되는 상태”에 가깝습니다! 패키지 SI/PI/EMC 쪽에서 추가로 준비하면 좋은 포인트는 이런 방향입니다~ 패키지 레벨 기생성분(RLC), via / bump / interposer / substrate 구조 이해를 가져가면 좋습니다~ PDN 구조, decap 배치 전략, power integrity 시뮬레이션 개념까지 연결하면 더 좋습니다! 3D field solver 기반 해석 개념 (HFSS, SIwave, PowerSI, ADS momentum 같은 툴이 어떤 역할인지) 정도는 이론이라도 정리해두면 좋습니다~ “보드 EMI 줄였던 경험”을 “패키지 구조에서라면 어떻게 접근할 것인가”로 재해석해서 말할 수 있으면 아주 강합니다! 지원자님 이력의 좋은 점은, 단순 설계가 아니라 튜닝, 노이즈 저감, 컴플라이언스 대응, 분석 경험이 있다는 점이에요~ 이건 패키지개발 SI/PI에서 정말 좋아하는 키워드들입니다! 면접에서는 이렇게 연결해서 말하시면 좋습니다~ “칩–보드–인터페이스–신호품질–노이즈 대응 경험을 했고, 이를 패키지 레벨 전송경로 모델링과 SI/PI 해석으로 확장하고 싶다” 이런 식의 스토리로 가져가면 직무 적합성이 매우 높게 보입니다~ 결론적으로 보면, 지원자님은 베이스 경쟁력은 충분히 있습니다! 부족한 건 패키지 전용 해석 관점과 모델링 경험뿐이고, 이건 몇 달 집중 준비로 충분히 메꿀 수 있는 영역이에요~ 오히려 순수 신입보다 출발점이 좋습니다! 준비만 방향성 있게 하면 LSI 패키지 SI/PI/EMC 트랙 충분히 도전해볼 만합니다~ 자신 있게 준비하세요! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
댓글 1
바바바보보보작성자2026.02.14
멘토님 감사합니다. 혹시 쪽지나 메일로 더 도움을 요청드릴 수 있을까요?
- 칸칸칸이삼성전자코차장 ∙ 채택률 67% ∙일치회사
안녕하세요 멘티님. 결론부터 말씀드리면 EMC/SI/PI 직무에 충분히 경쟁력 있습니다. LNA, S-parameter, 임피던스 매칭, Cadence 경험은 SI 기본 역량으로 매우 좋고, SerDes, MIPI compliance, EMI/EMC 저감 경험도 실무 연관성이 높습니다. 다만 PKG 레벨 모델링 경험이 없다는 점은 분명한 보완 포인트입니다. 패키지 RLC 모델링, PDN 해석, IBIS/Spice 기반 시뮬레이션 경험을 보완하시면 좋겠습니다. 보드 레벨 경험은 강점이지만, “칩–PKG–보드 연계 해석 관점”을 강조하셔야 합니다. LSI는 고속 인터페이스와 전원 무결성 동시 최적화 역량을 중요하게 봅니다. HFSS, ADS, Power integrity 해석 경험을 추가하면 합격 확률이 더 올라갈 것입니다. 현재 기반은 매우 좋으며, PKG 해석 관점만 보완하면 충분히 도전해볼 만합니다. 감사합니다.
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! 삼성전자 LSI의 EMC·SI/PI는 패키지–보드–칩을 아우르는 신호/전원 무결성 해석 역량을 봅니다. 지금 강점은 S-parameter, 임피던스 매칭 이해 LNA·ring osc 설계 경험 EMI/EMC 저감, DCDC 분석 SerDes·MIPI compliance 실무 경험 → 이미 “실측 기반 SI 감각”은 충분히 경쟁력 있습니다. 부족한 부분은 PKG/PDN 모델링 및 3D EM 해석 경험입니다. HFSS·ADS·PowerSI 등 툴 기반 해석, IBIS/Spice 모델링, decap 최적화, return path 분석을 준비하면 좋습니다. 정리하면, 방향은 잘 맞고 “이론 + 시뮬레이션 깊이”를 보완하면 충분히 도전해볼 만한 스펙입니다.
- ddev.jelly삼성전자코상무 ∙ 채택률 49% ∙일치회사
스펙은 충분한 것 같아요. LSI 말고 메모리 추천드립니다
댓글 1
바바바보보보작성자2026.02.14
조언 감사합니다. 메모리쪽에서 하는 pkg개발, 설계에서는 PKG 불량 분석 및 분석 Tool 활용 역량, 통계/System 활용 역량 2d,3d process integration, hybrid bonding backside metal 이런 역량이 요구되더라구요. EMC, SI, PI는 역시 포함되어있다고 보면될까요?
Top_TierHD현대건설기계코사장 ∙ 채택률 95%인턴을 하시는 것을 적극 추천합니다. 일경험이나 현장실습도 도움이 되기는 하지만 이는 인턴과 비교하여서는 스펙의 정도가 낮습니다. 그리고 자격증 취득이나 교육이수보다 더 높은 수준의 스펙은 인턴이기 때문에 최종적으로는 이를 하시는 것이 맞다 사료됩니다.
댓글 1
바바바보보보작성자2026.02.14
이미 꽤 좋은 기업들에서 총 경력 5년 가까이 일했습니다! PKG는 하지 않았어요.
함께 읽은 질문
Q. 삼성전자 패키지 개발 메모리사업부 vs TSP
안녕하세요 학사 졸업하고 연구원에서 근무중입니다. 이번 상반기 삼성전자 패키지개발 직무로 지원할 생각인데 메모리사업부와 TSP 중 어디를 지원할지 고민입니다. 업무 경험으로는 RDL SI 설계와 interposer, SiP 연구를 하고있습니다. 그 과정에서 photo, etch , electroplate 등과 같은 단위 공정도 익혀왔습니다. 최대한 업무 경험을 살려서 지원하고자 패키지 개발을 지원하고자 하는데, 제 연구가 구조적 설계와 선행 개발 및 검증이다보니 양산에 초점이 맞춰있는 TSP 보다 메모리사업부가 더 적합하지 않나 라는 생각이 들었습니다. 메모리사업부와 TSP의 패키지 개발이 어떻게 다른지 궁금하고 현직자 분들 입장에서는 제 경험이 어느 사업부가 더 핏한지 의견을 듣고 싶습니다. 추가로 TSP 공정기술로 지원한다면 설득력이 없진 않을지 궁금합니다.
Q. 삼성전자 패키지 개발 및 공정기술
안녕하세요 삼성전자 DS 후공정의 공정개발 취업을 희망하고 있습니다. 패키지 개발이랑 공정기술 직무 관련 설명을 읽다가 두 가지의 궁금증이 들어 질문 드리게 되었습니다. 1. 메모리 사업부의 패키지개발은 HBM 제품 중심의 패키지를 개발하고 TSP 총괄 패키지개발 및 공정기술은 conventional 패키지 위주의 개발 및 양산을 하는 것 같은데 HBM 제품을 양산할 때 Post-Fab 을 포함한 패키지 작업은 어디서 관할해서 하는 건가요? 메모리 사업부 공정기술 직무 설명란에는 전공정만 담당한다고 나와 있고 TSP 총괄 공정기술도 PKG 조립 공정만 관여한다고 나와 있네요,, 메모리 사업부에서 Post Fab 과정까지 마치고 TSP 로 이관하는 걸까요? 2. 메모리 사업부 패키지개발 vs TSP 패키지개발 vs TSP 공정기술 중 어디의 TO 가 가장 높을 것으로 생각하시는 지 궁금합니다. 감사합니다.
Q. 패키지개발 직무 데이터 분석 자동화 경험
안녕하세요. 이건 현직자의 의견이 꼭 필요한 것 같아서 질문 드립니다. 대학원에서 방대한 양의 소자 사이클링 데이터를 다루다가, 이를 자동으로 분석해주는 프로그램을 파이썬으로 개발해서 수기로 할 때보다 소요 시간을 대폭 줄인 경험이 있습니다. 이를 통계 자료화해서 소자 특성을 연구했습니다. 패키지개발 직무에 지원하려하는데 이런 역량과 태도가 해당 직무에 특별히 도움이 되는 지점이 있을까요? 데이터는 어디에서나 다루니 전반적으로 좋은 경험인 것 같긴한데, 이를 통해 직무적합성을 어필할 수 있을지 궁금합니다.
궁금증이 남았나요?
빠르게 질문하세요.