직무 · 삼성전자 / 회로설계
Q. 삼성전자 회로설계
회로설계 직무는 jd 기준으로 크게 아날로그 회로설계/디지털 회로설계/레이아웃/검증/ 검증 방법론 개발 이렇게 5 가지로 나뉜다고 알 수 있습니다. 아날로그 회로설계는 주로 석사/박사 디지털 회로설계/ 레이아웃/검증은 학사도 많이 하는줄로 알고 있습니다. 그럼 검증 방법론 개발은 석사/박사가 주로 하는 편인가요 아니면 학사도 많이 하는 편인가요?? 그리고 규모가 많이 큰지에 대해서도 알고 싶습니다
2023.01.29
답변 4
취업 멘토 털보아저씨삼성전자코상무 ∙ 채택률 66% ∙일치회사채택된 답변
안녕하세요 반도체 취업 멘토 털보아저씨입니다. 1. 메모리 기준으로 학사, 석사로 나누어져서 파트가 정해지지는 않습니다. 다만, 아날로그 랩실 출신이 많아서 석사가 상대적으로 많습니다. 2. 검증 방법론이 구체적으로 어떤 것을 의미하는지 모르지만, 선행 관련 조직으로 얘기하면 팀이 따로 있으며 규모도 큰 편입니다. 학사도 상당히 있는 편 입니다.
안경공대남삼성전자코전무 ∙ 채택률 65% ∙일치회사직무채택된 답변
안녕하세요. 검증방법론 개발은 학사도 많이 뽑지만, 매년 To가 다르기 때문에 갈 수 있을지는 모르겠습니다. 메모리사업부 회로설계 직무로 지원을 하시기 때문에 합격 후 직무를 정할 수 있어 TO가 없으면 정말 가고 싶은 곳을 못 가실 수 있습니다..
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
채택된 답변
검증 방법론 개발의 경우 석박사 분들이 많이 하는데, 학사 분들 중에서 경력이 오래되신 분들도 있긴 합니다. 검증방법론 개발의 경우 회로설계 및 검증에 대한 이해와 전체적인 업무 프로세스에 대한 이해가 필요하기 때문에 경력이 꽤 있어야합니다
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
채택된 답변
수많은 지원자들이 잘못알고 있는 것중에 하나가 학벌로 업무가 나뉜다고 생각하는건데요 모든 파트에는 다양한 직급과 학력을 가진 분들이 있습니다 특정 파트에 특정 학력을 가진 분들만 잇는게 아니라는거죠
함께 읽은 질문
Q. 삼성전자 2번 문항 질문입니다!
회로설계 직무 희망하는 학부생입니다! 제가 TSMC MPW 프로젝트도 하고 디회설 학부연구생 및 FULL custom IC 설계까지 프로젝트를 했느데요. 뭔가 자소서를 써보니 면접관님들의 입장에서 생각했을때 뻔한 얘기들일 수 있겠다는 생각이 들어 2번 성장경험에 있어서 제가 쇼펜하우어의 행복론과 연결지어 제 인생 가치관이 확립되고 학부연구생에서 그 가치관이 어떻게 적용되었고 직무에서 어떤 영향이 있을지에 대해서 2번문항에 대한 답변을 작성했습니다. 그리고 피드백 받은 부분 중에 이공계열에 회로설계 직무인데 좀 문학적, 철학적인거 같아서 안좋을 수 있다 해주신 부분이 있어서 혹시 이 부분에 대해서 어떻게 생각하시는지 다른 현직자분들의 고견을 듣고 싶습니다!
Q. 디자인 하우스 DSP 회로설계 이직 고민
안녕하세요 회로설계 직무 희망하는 전자공학과 4학년 졸업 예정자입니다 이번 공채에서 여러 대기업들은 힘들었고, 디자인 하우스 PI 직무에 합격했습니다 원래 대기업 회로 설계를 희망했어서 아쉬움이 많이 남습니다 벌써부터 이직 생각이 드는게 좋은 방향일지는 모르겠지만 만약 이직한다면 내년 상반기부터 회사다니면서 조용히 신입 공채 지원해도 될까요? 그리고 회사 경험은 몇 개월부터 적어야 좋을지 조언 부탁드립니다 학교는 국숭라인에 관련 경험은 AXI 인터페이스로 fpga AI 가속기, fpga 연산기 회로 관련 학회 수상 해외 학회 논문 제출해서 심사 중인데 안 되면 낮춰서 국내라도 제출할 계획입니다 답변 감사합니다
Q. 회로 설계 스펙 질문
현실적으로 스펙 어떻게 보시는지 조언 부탁드립니다 상반기 대기업 회로쪽은 다 서탈하고, 디자인 하우스 PI 직무 합격했습니다 에이디 가온 세미파이브 코아시아 중 하나입니다 학교는 국숭 라인 학점은 전체 4.1x 프로젝트는 AXI 기반 (1) fpga AI 가속기, (2) fpga 특정 연산기 (1)은 python 모델을 직접 c로 옮기고 고정소수점으로 바꿔서 fpga 검증 (1)로 반도체공학회 수상, EDA tool로 합성부터 PnR까지 해서 교내 총장상, IEEE 쪽 학회 논문 심사 중 입니다 (안 되면 국내로) 국내연구원에서 주관하는 디지털 회로 교육 약 400시간 이수했습니다 (+ EDA 시뮬, 합성, sta, eq 사용) 내년 상반기 지원은 경쟁력이 있을까요? 하반기부터는 중고신입으로 경력 기입할 것 같습니다 회로 분야가 스펙 좋으신 분들이 너무 많아서 어떻게 될지 모르겠습니다… 진지한 조언 부탁드립니다 이번 하반기 지원때는 수상이력 없었습니다
궁금증이 남았나요?
빠르게 질문하세요.

