회사/산업 · 삼성전자 / 회로설계
Q. 삼전에서 CXL 제품은 SW 위주로 이루어지나요?
안녕하세요 DS 메모리회로설계 지원하고 싶은 지원자입니다. JD를 보니 메모리 회로설계 직무는 SSD, UFS 등의 제품 개발만 적혀있고 CXL은 메모리 SW 개발 이쪽에 업무로 적혀있는 것 같아요! 그래도 제품 출시까진 HW 개발도 필요할 것 같아 자기소개서에 CXL을 위주로 작성했거든요. 제 지원직무에 더 맞는 제품이라면 당연히 JD에 명시된 제품을 쓰는게 좋을까요? CXL로 자기소개서를 써놔서 수정해야할까 고민입니다. 감사합니다.
2024.09.07
답변 4
안경공대남삼성전자코부사장 ∙ 채택률 64% ∙일치회사직무채택된 답변
안녕하세요. 네 JD에 명시된 제품을 쓰는게 더 좋아보입니다.
- 멘멘토123451삼성전자코과장 ∙ 채택률 77% ∙일치회사
채택된 답변
CXL은 단품 칩이라기보단 모듈 단위 디자인입니다. 회로설계는 정확히 말하면 칩설계 직무를 뽑는 것이고요.(DX쪽 회로개발과 명칭이 다른 이유입니다) 물론 솔루션 쪽 부서에서 해당 업무를 하는 것으로 알고 있지만 아직 명확한 시장개발이 안된 상태여서 CXL 위주로 작성하는 건 좀 위험할 것 같습니다. JD에 일반적으로 명시된 제품 쪽으로 가닥잡으시는 게 나을 것 같아요
- MMemory Department삼성전자코전무 ∙ 채택률 82% ∙일치회사학교
채택된 답변
안녕하세요! 삼성전자에서 CXL 관련 업무는 SW와 HW 모두를 포함할 가능성이 있습니다. 특히 회로설계 직무에서는 HW 개발이 핵심일 수 있지만, CXL 기술이 SW와 HW의 통합을 필요로 하기 때문에, SW와 HW 간의 연계를 이해하는 것이 중요합니다. 자기소개서에서는 CXL 기술의 중요성을 설명하면서, SW와 HW의 연계가 어떻게 메모리 성능 향상에 기여할 수 있는지를 강조할 수 있습니다. 이렇게 하면 CXL에 대한 이해도와 해당 기술이 제품 개발에 미치는 영향을 잘 보여줄 수 있습니다. 지원 직무가 명시된 SSD, UFS 제품 개발과 CXL 기술 간의 연계를 설명하며, 어떻게 CXL 기술이 메모리 회로 설계에 기여할 수 있는지를 서술하면 좋습니다. 예를 들어, CXL이 메모리 성능 향상에 미치는 영향을 설명하면서, 해당 직무에서의 기여도를 명확히 할 수 있습니다. 결국, 자기소개서가 지원하는 직무와 관련된 내용을 중심으로 구성하는 것이 중요합니다. CXL을 언급하셨다면, 이 기술이 지원 직무와 어떻게 연결되는지를 명확히 설명하면 좋겠습니다. 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
- 메메에모리삼성전자코상무 ∙ 채택률 49% ∙일치회사
네 맞습니다 SW 및 컨트롤러가 핵심입니다. sw랑 회로 설계 분들이 메인이라고 생각하시면 됩니다.
함께 읽은 질문
Q. 삼성전자 DS 면접 준비를 해야 하는지 고민입니다.
이번 GSAT 시험을 보고 가채점을 했더니 수리 18/20 추리 20/24로 총합 38/44가 나왔습니다. 제가 이번에 지원한 분야는 S.LSI사업부 회로설계 분야 대학생 인턴입니다. 이번 첫 시험에서 추리에 실수한 게 많았던 점이랑 인턴은 TO가 적고 최근 커트라인이 높아지는 추세라고 들었던 점 때문에 면접 준비를 해야 하는지 말아야 하는지 고민입니다. 이에 대해서 멘토 분들의 의견을 여쭤보고 싶습니다.
Q. 아날로그 회로설계 질문
안녕하세요. 현재 석사 졸업한 취준생입니다. 제 스펙이 어느정도가 될지 잘 모르겠어서 질문글을 올립니다. 한양대 석사를 졸업했고 학부 학점은 중경외시 전체 3.99/4.5 전공 3.98/4.5 입니다. 석사 학점은 4.2/4.5 반도체 아날로그 회로설계 전공으로 tape-out 2회 그리고 제 개인 졸업 연구 1회 총 3번의 프로젝트를 진행했습니다. 저널이나 컨퍼런스 경험이 아직 없어서 좀 아쉬운 스펙이라고 생각합니다..(저널은 작성 중입니다.) 어학은 IH 인 상황인데 삼성이나 하이닉스 같은 대기업 지원자 평균에 비해 스펙이 어느 부분이 부족한지 궁금합니다.
Q. 3학년 공정 기술 vs 공정 설계 vs 회로 설계 진로 고민
안녕하십니까 현재 지방거점국립대 3학년에 재학중인 전자공학부 학생입니다. 현재 스펙 : 학점 = 4.07 / 4.5 : 2025.12~ 현재까지 = 5nm pdk layout 자동화 업무 ( 아마 2027년도 까지 할듯) : DRAM 쪽 관련 paper 저자 : 반도체 회로설계 동아리 활동 (2026.03 ~ 현재까지 ) -> 1학기에는 CNN 가속기에 관련된 창의 회로 설계 대회 진행중 -> 2학기에는 원하는 소자를 가지고 MPW Full chip 까지 제작 예상 현재 까지 스펙인데 지금 앞으로 2학기에는 전국 반도체 경연 대회나 반도체 회로 설계 대회를 나가 보려고 하고 학교에서 펩이 존재해서 실제로 펩에 들어가는 수업 또한 들을것 같습니다. 회설이 잘 안뽑는다고 해서 노선을 어떻게 정할지 고민입니다.
궁금증이 남았나요?
빠르게 질문하세요.