지원자님, DDI에서 ADC 블록이 어떤 스펙을 가지는지 궁금하신 거죠~ 이 질문은 회로설계 직무 준비하시는 분들이 꼭 짚고 가야 할 포인트라 정말 좋습니다!
먼저 DDI(Display Driver IC)는 LCD/OLED 패널을 구동하는 칩이고, 대표적으로 LCD 와 OLED 에 모두 사용됩니다. 구조적으로는 TCON, source driver, gate driver, level shifter, latch류가 주 구동 경로이고, ADC는 “구동용”이라기보다는 “센싱 및 보정용”에 더 가깝습니다.
DDI에서 ADC의 역할을 먼저 정리해보면, 패널 내부 상태를 읽어오는 read-out 기능입니다. 예를 들면 OLED의 경우 픽셀 전류를 샘플링해서 threshold voltage shift, 열화(drift), IR drop 등을 보정하는 데 사용됩니다. LCD 쪽에서는 감마 보정이나 패널 전압 모니터링, 온도 센싱 등에 쓰이죠. 최근 PDDI(Panel DDI)나 MDDI(Mobile DDI)에서는 터치 통합(TDDI) 구조도 많아서, touch sensing 쪽 AFE + ADC가 함께 들어가는 경우도 있습니다.
ADC 요구 스펙을 보면, 지원자님이 생각하시는 것처럼 “영상 데이터 경로용 초고속 ADC”는 아닙니다. 영상 데이터는 이미 디지털 인터페이스(MIPI 등)로 들어오기 때문에 DDI 내부에서 RGB를 변환하는 대형 고속 ADC는 필요하지 않아요. 대신 패널 상태 read-out용이기 때문에 다음 특성이 중요합니다.
속도는 보통 수백 kS/s ~ 수 MS/s 수준이면 충분한 경우가 많습니다. 프레임 단위 보정이나 라인 단위 샘플링이 목적이라 수십~수백 MS/s급은 거의 필요하지 않습니다. 다만 멀티채널 구조라면 aggregate throughput은 커질 수 있습니다.
해상도는 10~12bit가 일반적이고, 보정 정밀도가 중요한 경우 14bit까지 가기도 합니다. OLED 보상 알고리즘에서는 threshold shift나 전류 편차를 꽤 정밀하게 잡아야 하므로 ENOB가 중요합니다. 대신 영상용 16bit 이상 초정밀 ADC는 잘 쓰이지 않습니다.
소비전력은 모바일 MDDI 기준으로 매우 민감합니다. 수 mW 이하~수십 mW 내에서 설계되는 경우가 많고, 항상 동작이 아니라 duty-cycled 방식으로 구동하여 평균 전력을 낮춥니다. 특히 AOD(Always On Display) 모드 대응을 고려하면 저전력 설계가 핵심입니다.
ADC 구조를 보면, DDI 내부에서는 SAR ADC가 훨씬 많이 사용됩니다. 이유는 구조가 단순하고, 중간 해상도(10~12bit)에서 전력 대비 성능이 좋고, 디지털 친화적이라 CMOS 공정에서 구현이 유리하기 때문입니다. Sigma-Delta ADC는 고해상도에 유리하지만 오버샘플링 구조라 속도/면적/디지털 필터 부담이 커지고, DDI처럼 다채널이 필요한 환경에서는 비효율적일 수 있습니다. 그래서 multi-channel AFE + SAR ADC array 구조가 흔합니다.
DDI에서 ADC의 구체적 역할을 한 번 더 정리하면, 패널 구동 후 특정 시점에 픽셀 노드를 샘플링하고, 그 값을 디지털화해서 내부 보상 로직이나 LUT에 반영하는 것입니다. 예를 들어 OLED의 경우, 픽셀 TFT의 Vth 변화를 추정해서 다음 프레임의 데이터 보정값을 수정합니다. 결국 “화질 안정화와 수명 보정”이 핵심 목적입니다.
면접 관점에서 말씀드리면, 지원자님이 단순히 “ADC는 센싱용입니다”라고 말하는 것보다, DDI는 주 구동 경로는 디지털 기반이고 ADC는 보상 루프 안에 들어가며, 중해상도·저전력·멀티채널 SAR 구조가 적합하다는 식으로 시스템 관점에서 설명해주시면 훨씬 설계 이해도가 높아 보입니다. 특히 모바일에서는 전력과 면적 trade-off가 가장 중요한 설계 변수라는 점까지 언급해주시면 좋습니다.
원하시면 DDI 보상 루프 구조를 블록 다이어그램 관점으로 정리해서, 면접에서 말하기 좋은 형태로 정리해드릴게요 지원자님~
도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
