Q. 대기업 회로설계 PD 직무 (layout)

답변 2

• 회

  회로설계멘토LIG넥스원

  코과장 ∙ 채택률 73%

  ---

  백엔드(Backend) 영역에서도 물리적 레이아웃(Physical Design, PD) 분야는 전문성이 필요한 만큼, 학부 졸업 후 바로 입사해도 충분히 업무를 수행할 수 있지만, 실제 대기업에서는 석·박사 출신을 우대하거나 선호하는 분위기가 있습니다. 그렇다고 해서 무조건 석사가 필수인 것은 아니고, 학부 수준이라도 탄탄한 프로젝트 경험과 툴 활용 능력, 그리고 ASIC 공정 흐름에 대한 전반적인 이해를 갖추고 계시면 충분히 경쟁력이 있어요. 특히 학점을 비롯한 기본 스펙이 뛰어나시고, Synopsys IC Compiler II나 PrimeTime 같은 툴로 실제 레이아웃·STA를 진행해보셨다면 학부생 레벨에서 드문 경험을 쌓고 계신 셈이므로 잘 어필하시면 좋을 것 같습니다. 랩실 선택과 관련해서는, 말씀하신 대로 “레이아웃만 전문적으로 다루는” 랩실을 찾기는 쉽지 않습니다. 보통 디지털 IC 설계(Front-end)나 풀커스텀 아날로그(Analog Full-Custom) 설계를 연구하는 곳에서 레이아웃 실습을 함께 진행하는 경우가 많습니다. 예를 들어, 디지털 회로 설계 랩실이라면 RTL 설계부터 Synthesis, P&R(Place and Route), Timing 분석까지 전체 플로우를 다루는 곳이 있을 것이고, 아날로그 회로 설계 랩실은 Virtuoso 같은 툴로 레이아웃을 진행할 가능성이 큽니다. 어느 쪽이든 “실제 반도체 공정 흐름을 이해하면서 레이아웃을 경험할 수 있는지”가 핵심 포인트라고 생각해요. 저도 방산기업에서 HW설계 직무로 근무하며 회로설계를 진행하다 보니, 레이아웃이 얼마나 중요한지 늘 실감합니다. 설계한 회로가 실제 실리콘에서 원하는 성능을 내기 위해서는 적절한 배치·배선, 파라사이트(기생소자) 분석, 전력/클록 분배 전략까지 꼼꼼하게 신경 써야 하거든요. 학부생 때부터 이런 PD 플로우를 체험해보셨다면, 현업에서도 강점이 될 것 같습니다. 어떤 랩실이든 “아날로그·디지털 코디자인(Co-design)이나 풀커스텀, P&R 프로젝트를 실제 테이프아웃까지 진행하는지” 등을 기준으로 알아보시면 좋겠습니다. 추가적으로 궁금한게 있으시다면 채택해주시고 댓글로 추가 질문 상세히 달아주시면 더 답변드릴게요! 채택 부탁드리고 취업성공을 기원하겠습니다!

  ---
• 하

  하닉이궁금증해소SK하이닉스

  코이사 ∙ 채택률 56% ∙

  회사

  일치

  ---

  1. 석사가 대부분입니다. 2. full custom 경험이 중요합니다

  ---