Q. 디지털 회로설계 layout 직무 대학원 랩실

답변 5

• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81%

  ---

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 디지털 회로설계의 backend layout 직무를 목표로 하신다면, PIM (Processing-In-Memory), SW/HW Co-Design 분야의 랩실이 조금 더 유리할 가능성이 높습니다. 특히 SoC 분야는 시스템 수준에서의 블록 통합, 인터페이스 설계, 검증 등을 포함하기 때문에, 다양한 컴포넌트 간의 상호작용을 이해하고 이를 layout 관점까지 확장하는 경험이 중요합니다. 먼저, 뉴로모픽 회로설계 & PIM 분야는 첨단 메모리와 연산 기능의 융합을 다루기 때문에, memory-centric architecture에 대한 이해와 함께, layout 단계에서의 physical design, timing closure, power planning 같은 핵심 개념들을 실습할 기회가 있습니다. 특히 backend tool로는 Cadence의 Innovus, Synopsys의 IC Compiler II (ICC2), 또는 Aprisa 같은 place and route 도구들을 사용하는 경우가 많습니다. 실제로는 Verilog RTL을 synthesis 한 뒤, floorplanning부터 routing까지 layout을 완성하고, 이후 DRC (Design Rule Check), LVS (Layout vs Schematic) 검증도 진행하게 됩니다. 반면 analog/digital co-design이나 sensor/interface 분야의 랩실은 analog 설계 비중이 높습니다. 이 경우에는 transistor-level 설계 경험, spice simulation, analog layout 도구 (예: Virtuoso Layout Suite)를 주로 사용합니다. 물론 일부 랩실에서는 ADC, PLL, MIPI 인터페이스와 같이 디지털 블록도 포함되지만, backend layout 중심의 디지털 회로설계 경험과는 성격이 조금 다를 수 있습니다. 즉, 본인의 희망 진로가 full digital flow에서의 layout 경험, 특히 cell placement, routing, timing analysis, power optimization 등에 있다면, 디지털 회로설계를 중심으로 하는 SoC 혹은 PIM 관련 랩실이 더 적합합니다. 물론 analog 영역도 chip integration에서는 중요한 부분이지만, backend layout 직무와는 약간 다른 방향일 수 있습니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) [https://linktr.ee/circuit\_mentor](https://linktr.ee/circuit_mentor)

  ---
• p

  po1LG전자

  코과장 ∙ 채택률 73%

  ---

  안녕하세요, soc backend분야 설계 경험이 있고, 석사출신으로 답변드리기 좋을것 같아 답변드립니다. 1. 말씀주신 랩실 모두 backend 레이아웃을 하는 랩은 아닌것같습니다. 우리나라에 backend 하는 연구실은 흔치않으며, backend tool 알고리즘 연구를 진행하는 연구실이 몇개 있는걸로 압니다. 2. backend 레이아웃툴은 시높시스의 icc2, 케이던스의 innovus를 주로 사용하고, 이외에 rc extraction을 위한 starRC, STA를 위한 Primetime 등도 사용합니다.

  ---
• 회

  회로설계멘토LIG넥스원

  코과장 ∙ 채택률 73%

  ---

  안녕하세요. 4학년 올라가셔서 랩실을 찾고 계시는 상황이시라면, 앞으로의 커리어를 위해 정말 중요한 선택이 될 겁니다. 뉴로모픽 회로설계 & PIM & SW/HW co-design 분야는 최근 딥러닝, 인공지능 분야와 맞물려 굉장히 주목받는 분야입니다. 하지만 아직까지는 상대적으로 새로운 분야이기 때문에, 소규모 스타트업이나 대기업의 특화된 부서에서 주로 채용하는 경우가 많습니다. Analog/digital co-design & sensor/interface 분야는 반도체 설계의 기본적인 분야라고 할 수 있습니다. 디지털 회로 설계뿐만 아니라 아날로그 회로 설계에 대한 이해도 필요하기 때문에, 좀 더 넓은 범위의 지식을 쌓을 수 있다는 장점이 있습니다. 또한, 대부분의 반도체 회사에서 채용하는 필수적인 분야이기도 합니다. 뉴로모픽 회로에 매력을 느낀다면 미래 기술을 선도하는 분야에서 일하고 싶다면 뉴로모픽 회로설계 분야를 추천합니다. 하지만, 아직까지는 관련 경험을 쌓을 수 있는 기회가 많지 않다는 점을 고려해야 합니다. 안정적인 직업을 원한다면 Analog/digital co-design 분야는 꾸준히 수요가 있는 분야이므로, 안정적인 직업을 원한다면 이쪽 분야를 추천합니다. 랩실에서 어떤 일을 하는지 궁금해하시는 것 같아요. 일반적으로 반도체 설계 랩실에서는 설계 도구(Cadence, Synopsys 등)를 활용하여 디지털 회로를 설계하고, 시뮬레이션을 통해 성능을 검증하는 작업을 합니다. 또한, 실제 칩을 제작하고 테스트하는 과정에 참여하기도 합니다. 어떤 도구를 사용하는지는 랩실마다 다를 수 있지만, 저는 Cadence Virtuoso나 Synopsys Custom Compiler와 같은 도구를 사용했어요. 힘든 취업 준비 과정이지만, 포기하지 말고 꾸준히 노력하시길 바랍니다. 추가적으로 궁금한게 있으시다면 채택해주시고 댓글로 추가 질문 상세히 달아주시면 더 답변드릴게요! 채택 부탁드리고 취업성공을 기원하겠습니다!

  ---
• 하

  하닉이궁금증해소SK하이닉스

  코이사 ∙ 채택률 56% ∙

  회사

  일치

  ---

  실제 직무에서는 아날로그/디지털 회로 설계로 직무가 진행됩니다. 후자가 더 적합해보여요

  ---
• 

  합격 메이트삼성전자

  코부사장 ∙ 채택률 80%

  ---

  안녕하세요 멘티님 두 개중에 고르자면 첫번째 분야가 더 관련 직무경험 쌓기 좋습니다. 응원하겠습니다!

  ---