Q. 메모리 회로설계 질문 있습니다.

답변 4

• 해

  해질녘구름SK하이닉스

  코차장 ∙ 채택률 64% ∙

  회사

  일치

  ---

  채택된 답변

  안녕하세요 멘티님, 질문 주신 내용 답변 드리면, 로직 같은 블락은 rtl 설계 및 auto pnr 을 통해 진행되며, timing이 중요한 datapath나 , io는 마찬가지로 full custom 비슷하게 진행됩니다. 2. 네 오히려 풍부한 경험을 하시는 걸 추천 드립니다. 팀 TO 상황에 따라 무조건 원하는 팀을 가는 것도 아니기도 해서요. 아날로그, 디지털, 그리고 칩 제작 경험은 강력한 경험으로 작용할 거 같습니다. 3. 네 충분히 유의미하게 작용할 거 같습니다. 다만 멘티님께서 말씀 주셨듯이, 문제해결과 같은 맥락으로는 다른 경험으로 어필을 하시고, LDO 설계 경험은 아날로그를 혼자 공부해보기 위해 했다. 이런 느낌으로 가시면 될 거 같습니다. 뭐든 납득가능한 이유만 있으면 된다고 생각합니다. 그래서 그게 1 stage든 상관은 없습니다. 이건 제 개인적인 생각이지만, amp만 잘 설계하여도 충분히 강력한 경험이 될 수 있습니다. Amp 설계하면서, gain, power, speed 등 trade-off 관계를 잘 이해하는 것만으로도 충분히 좋은 경험이 될 거 같네요. 도움 되셨드면 채택 부탁 드립니다.

  ---
• 하

  하닉이궁금증해소SK하이닉스

  코이사 ∙ 채택률 56% ∙

  회사

  학교

  일치

  ---

  유관 경험은 한 쪽으로 정리 하는 게 가장 가능성이 높아 보입니다

  ---
• P

  PRO액티브현대트랜시스

  코전무 ∙ 채택률 100%

  ---

  먼저 채택한번 꼭 부탁드립니다!! 메모리 회로설계에서 디지털 semi-custom은 RTL 설계 → 합성 → P&R → STA → sign-off로 이어지는 표준 디지털 플로우를 따르며, 메모리 주변 로직(ECC, 컨트롤, 인터페이스)이나 CIM 제어부 등이 주 대상입니다. 아날로그·디지털 경험이 섞여 있어도 전혀 문제되지 않습니다. 오히려 메모리 설계는 센스앰프·레귤레이터 같은 아날로그와 ECC·가속기 같은 디지털이 공존하므로, “SRAM CIM post-sim → 안정성/전력 이슈 → LDO 설계 경험”처럼 하나의 스토리로 연결하면 강점이 됩니다. 아날로그 과목 수강 전 LDO를 만들어본 경험도 충분히 유의미합니다. 중요한 건 결과보다 동기와 학습 과정이며, 1-stage op amp라도 설계 선택 이유와 한계를 설명할 수 있다면 문제 없습니다.

  ---
• 

  회로설계 멘토 삼코치삼성전자

  코부사장 ∙ 채택률 81%

  ---

  안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분 질문이 실제 메모리 회로설계 지원자분들께서 가장 많이 헷갈려 하시는 지점들을 정확히 짚고 있어서, 현업 기준으로 하나씩 풀어서 설명드리겠습니다. 질문 자체에 이미 방향성이 담겨 있어서, 그 방향이 맞는지 점검해드리는 관점으로 이해하시면 좋겠습니다. 첫 번째 질문에 대해 말씀드리면, SK하이닉스와 같은 메모리 회사에서 회로설계라고 하면 기본적으로는 full custom 아날로그 설계 비중이 높습니다. 다만 이 안에 디지털 semi custom 성격의 설계가 분명히 존재합니다. 대표적인 예가 peripheral logic 쪽입니다. 예를 들어 DRAM이나 SRAM에서 address decoding, command control, timing control, redundancy control, ECC 관련 control logic, BIST logic 같은 블록들은 RTL로 설계하고 synthesis, P&R을 거치는 semi custom flow를 탑니다. 이때 flow는 일반 SoC 디지털 설계와 유사하게 spec 정의 후 Verilog RTL 작성, functional simulation, synthesis, STA, P&R, post-layout verification으로 이어집니다. 다만 차이점은 타겟이 되는 동작 주파수보다는 setup/hold margin, latency budget, power gating, retention 특성이 더 중요하게 다뤄진다는 점입니다. 비유를 들면 CPU 디지털 설계가 고속도로에서 최대 속도를 끌어올리는 작업이라면, 메모리 디지털 설계는 좁은 골목에서 신호가 서로 부딪히지 않게 질서를 잡는 작업에 가깝습니다. 그래서 semi custom이긴 하지만 아날로그 블록과의 인터페이스 이해가 필수로 요구됩니다. 두 번째 질문에 대해서는 결론부터 말씀드리면 전혀 문제되지 않고, 오히려 질문자분의 조합은 메모리 회로설계 기준에서 설득력이 있는 편입니다. 방학 동안 2-stage op amp를 기반으로 LDO를 직접 설계해본 경험은 power integrity 관점에서 의미가 있고, SRAM CIM post-simulation을 졸업 논문으로 준비하는 것은 core memory cell과 peripheral 간 상호작용을 이해했다는 증거가 됩니다. 여기에 CNN 가속기나 ECC 코드 구현 경험이 섞여 있는 것도 짬뽕으로 보이지 않습니다. 중요한 것은 나열이 아니라 연결입니다. 예를 들어 면접에서 LDO 경험을 이야기할 때 단순히 만들었다가 아니라, 메모리 array 근처에서 local regulation이 필요한 이유, IR drop이나 noise coupling이 sensing margin에 어떤 영향을 주는지까지 연결해서 설명할 수 있다면 아날로그 경험이 메모리 맥락으로 정리됩니다. ECC나 CNN 가속기 경험도 마찬가지로, ECC는 메모리 reliability와 직결되고, CIM이나 가속기는 memory-centric architecture 흐름과 맞닿아 있습니다. 즉 이것들은 서로 다른 재료가 아니라, 같은 요리를 다른 조리법으로 경험한 것에 가깝습니다. 세 번째 질문은 질문자분이 스스로 가장 걱정하시는 지점인데, 이 부분도 방향은 맞습니다. 아직 아날로그 집적회로 과목을 수강하지 않은 상태에서 LDO를 만들어본 것이 해봤다 수준으로 보일까 걱정하시는 건 자연스러운 고민입니다. 다만 현업에서는 결과물 자체보다 문제 인식과 선택의 이유를 더 봅니다. 예를 들어 왜 LDO 구조를 선택했는지, PSRR을 어느 주파수 대역에서 개선하려 했는지, load transient 조건을 어떻게 가정했는지, error amplifier gain이 낮아질 때 output regulation이 어떻게 변하는지 같은 질문에 답할 수 있다면 과목 수강 여부는 중요하지 않습니다. 만약 능력이나 시간 이슈로 1-stage op amp 기반 LDO를 설계하게 되더라도 충분히 유의미합니다. 실제 메모리 주변회로에서는 복잡한 구조보다 안정성과 면적, 설계 마진이 우선되는 경우도 많기 때문에, 1-stage 구조를 선택한 이유와 그에 따른 한계점을 인식하고 있다면 오히려 현실적인 판단으로 보일 수 있습니다. 비유하자면 스포츠카 엔진을 만들지 못했다고 해서 엔진 설계를 모른다고 보지 않는 것과 비슷합니다. 트럭 엔진을 왜 그렇게 설계했는지를 설명할 수 있으면 그 자체로 설계자 관점이 드러납니다. 정리하면 질문자분의 현재 경험 구성은 메모리 회로설계 지원 관점에서 어색하지 않고, 오히려 아날로그, 메모리, 디지털을 관통하는 흐름을 잘 만들 수 있는 재료를 갖고 계십니다. 중요한 것은 각각을 따로 설명하지 말고, 메모리라는 하나의 문제를 해결하기 위해 서로 다른 도구를 써봤다는 이야기 구조로 정리하시는 것입니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor

  ---