안녕하세요, 회로설계 멘토 삼코치 입니다:)
질문자분처럼 Virtuoso를 접해보고 본격적으로 아날로그 레이아웃 설계를 깊게 공부하려는 경우, 기본 툴 숙련도는 확보된 상태에서 실무 테크닉 위주로 연습하는 게 가장 좋은 방향입니다. 특히 matching, guard ring, routing과 같은 요소들은 단순 툴 사용이 아닌 아날로그 회로의 동작 원리와 레이아웃 간섭 요소에 대한 이해가 함께 필요합니다.
스스로 공부할 수 있는 방법과 자료를 다음과 같이 정리해드릴게요.
첫째, 실제 레이아웃 테크닉을 다룬 전문 서적부터 추천드리겠습니다. 가장 많이 참고되는 책은 다음과 같습니다.
“The Art of Analog Layout” by Alan Hastings
아날로그 레이아웃 테크닉을 다룬 입문 + 중급 수준의 교재로, matching, shielding, symmetry, dummy cell, guard ring, well tap 등 실무에서 빈번히 등장하는 테크닉들을 예시와 함께 설명합니다. 각 레이아웃 전략이 왜 필요한지를 회로 이슈와 함께 연계해 다루기 때문에 이해도가 깊어집니다. 특히 matching 구조에서 common centroid 방식, interdigitation, 미러 배치 등 실질적인 배치를 설명하는 챕터가 도움됩니다.
“CMOS Circuit Design, Layout, and Simulation” by R. Jacob Baker
이 책은 layout 자체보다 전체 회로 설계 흐름 안에서 layout을 바라보는 구조입니다. 다만, layout 관련 챕터에서 DRC/LVS 문제 피하는 팁, 튜브룰 기반 MOS 배치, 디커플링, 스트랩 구성 등도 설명돼 있어 후반부에 활용하면 좋습니다.
둘째, 온라인 강의/리소스도 병행하는 것을 추천드립니다.
Berkeley EE240 / EE140 강의자료
UC버클리의 아날로그 IC 설계 수업에서는 오픈소스로 강의노트와 실습 예제가 올라와 있으며, 종종 레이아웃 예시도 포함되어 있습니다. 특히 matching error가 회로 동작에 어떤 영향을 주는지를 수식과 함께 다루기 때문에, layout 테크닉의 이론적 배경을 학습하는 데 적합합니다.
IIT-Madras NPTEL: Analog IC Layout
NPTEL에서 공개한 강의 중에 아날로그 레이아웃만 집중적으로 다루는 커리큘럼이 있습니다. Virtuoso나 Cadence 환경 자체는 나오지 않지만, Poly guard ring, Latch-up 방지, 트랜지스터 matching 구조, substrate noise 대응 등 꽤 실용적인 이론을 제공합니다.
셋째, 실제 layout cell을 그리며 익히는 연습이 가장 중요합니다. 단순히 DRC/LVS를 맞추는 걸 넘어서 아래와 같은 연습을 추천드립니다.
Common Centroid 구조 직접 그려보기: 예를 들어 current mirror용 MOS를 P1 P2 N2 N1 구조로 interdigitate하여 배치하고, 이 구조가 matching error에 어떻게 영향을 주는지 시뮬레이션 상에서 비교해보는 연습
Dummy MOS 추가 전후의 mismatch 확인: corner simulation이나 Monte Carlo 분석으로 VT mismatch 시나리오 설정
Well Tap, Guard Ring 유무에 따른 latch-up 방지 여부 비교: 단순히 rule 준수뿐 아니라, 실제 전류 흐름이나 noise isolation 관점에서 구조를 분석
마지막으로, 학연생으로 들어가기 전까지 Virtuoso 단축키, layer spec, DRC rule 설정 커스터마이징 등을 미리 익혀두시면, 프로젝트 들어갔을 때 실질적으로 많은 시간 절약이 가능합니다.
스스로 학습이 막막할 수 있지만, 위 자료들을 기반으로 실제 layout을 몇 개 그려보고, 매칭 구조나 그라운드 격리 등을 시뮬레이션과 함께 비교하면서 구조적 감을 잡는 게 중요합니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
