진로 · 모든 회사 / 모든 직무
안녕하세요. 실내건축 진로를 준비 중인 학생입니다. SBS 컴퓨터 아카데미에서 실내건축기사와 포트폴리오 과정을 함께 수강할지 고민 중입니다. Revit, AI 인테리어 기획, 시공실무, 스케치업 렌더링, 주거·카페·업무공간, VMD 등 커리큘럼을 묶어 국비 포함 약 480만 원 과정으로 추천받았습니다. 해당 과정이 실무 진입에 실제로 필요한 수준인지, 혹은 과한 구성인지 궁금합니다. 또한 포트폴리오를 학원에서 준비하는 것이 취업 경쟁력에 도움이 되는지, 개인 제작과 차이가 있는지도 알고 싶습니다. Revit이 현재 실내건축 실무에서 필수인지, 기사 취득 후 취업하고 실무에서 추가로 배워도 늦지 않은지도 조언 부탁드립니다.
2026.05.27
안녕하세요. 곧 4학년이 되는 25살 기계공학과 학생입니다. 저는 전공 수업(재료역학, 기계설계 등)을 통해 파단 지점 계산, 수명 추정 등 제품이 언제 고장 나는지 예측하는 일에 흥미를 느껴 신뢰성 평가 직무에 관심을 갖게 되었고, 현재는AI 기반 전자패키징 신뢰성 평가 연구실에서 학부연구생으로 활동 중입니다. 다만 연구 주제 변경도 있었고 시험 계획 단계에서 시간이 오래 걸리며 아직 시험을 못하는 등 성과를 만들지 못했고, 이로 인해 석사 진학이 맞는 선택인지 고민하고 있습니다. 학점은 4점대 초반이지만 학교가 인서울 급이 아니어서 학사 취업 경쟁력이 충분한지도 불안합니다. 이에 현직자 분들께 여쭙고 싶습니다 1. 신뢰성 평가와 품질보증(QA)은 현업에서 어떻게 구분되는지 2. 시험·평가 위주의 업무를 희망할 경우 품질 직무에서도 해당 업무가 가능한지 3.신뢰성 평가 직무를 목표로 할 때 석사 진학이 사실상 필수인지, 학사로도 진입 가능한지 현실적인 조언 부탁드립니다.
안녕하세요? 생산/공정기술 쪽 가고싶은 취준생입니다. 한국토요타자동차 공고가 올라왔길래 지금 보는중인데 자동차 수요,공급관리 직무는 생산관리직무인건가요? 어떤건지 감이 잘 안잡히네요...
안녕하세요. 학교 조별 과제를 하는데 반도체 현직자분들의 피드백이 필요합니다. 400단 적층 낸드에서 연속적으로 이어지는 Charge trap layer에서 lateral charge loss가 생기는 것을 segmentation 구조로 전자 이동 경로를 차단하고자 합니다. 낸드 공정에서 SiO2/SiN 층을 ONO 구조로 적층 후 수직 식각을 한 다음 AS-ALD로 oxide 층에만 oxide를 추가 증착하고 SiN층에 잉부 형성된 oxide를 ALE로 제거하는 사이클을 여러번 돌린 후 CTL을 증착하는 설계를 했습니다. 이 공정에 대한 피드백을 주시면 감사하겠습니다. CTL segmentaion에 이용되는 AS-ALD와 관련된 특허 번호는 10-2022-0107635 입니다. 링크 첨부가 불가하여 부득이하게 번호만 알려드리니 구글에 검색하시면 보실 수 있습니다! 제가 설계한 것과 유사한 구조가 도면19 마지막 그림에 나와있습니다.
안녕하세요. 곧 4학년이 되는 25살 기계공학과 학생입니다. 저는 전공 수업(재료역학, 기계설계 등)을 통해 파단 지점 계산, 수명 추정 등 제품이 언제 고장 나는지 예측하는 일에 흥미를 느껴 신뢰성 평가 직무에 관심을 갖게 되었고, 현재는AI 기반 전자패키징 신뢰성 평가 연구실에서 학부연구생으로 활동 중입니다. 다만 연구 주제 변경도 있었고 시험 계획 단계에서 시간이 오래 걸리며 아직 시험을 못하는 등 성과를 만들지 못했고, 이로 인해 석사 진학이 맞는 선택인지 고민하고 있습니다. 학점은 4점대 초반이지만 학교가 인서울 급이 아니어서 학사 취업 경쟁력이 충분한지도 불안합니다. 이에 현직자 분들께 여쭙고 싶습니다 1. 신뢰성 평가와 품질보증(QA)은 현업에서 어떻게 구분되는지 2. 시험·평가 위주의 업무를 희망할 경우 품질 직무에서도 해당 업무가 가능한지 3.신뢰성 평가 직무를 목표로 할 때 석사 진학이 사실상 필수인지, 학사로도 진입 가능한지 현실적인 조언 부탁드립니다.
안녕하세요? 생산/공정기술 쪽 가고싶은 취준생입니다. 한국토요타자동차 공고가 올라왔길래 지금 보는중인데 자동차 수요,공급관리 직무는 생산관리직무인건가요? 어떤건지 감이 잘 안잡히네요...
안녕하세요. 학교 조별 과제를 하는데 반도체 현직자분들의 피드백이 필요합니다. 400단 적층 낸드에서 연속적으로 이어지는 Charge trap layer에서 lateral charge loss가 생기는 것을 segmentation 구조로 전자 이동 경로를 차단하고자 합니다. 낸드 공정에서 SiO2/SiN 층을 ONO 구조로 적층 후 수직 식각을 한 다음 AS-ALD로 oxide 층에만 oxide를 추가 증착하고 SiN층에 잉부 형성된 oxide를 ALE로 제거하는 사이클을 여러번 돌린 후 CTL을 증착하는 설계를 했습니다. 이 공정에 대한 피드백을 주시면 감사하겠습니다. CTL segmentaion에 이용되는 AS-ALD와 관련된 특허 번호는 10-2022-0107635 입니다. 링크 첨부가 불가하여 부득이하게 번호만 알려드리니 구글에 검색하시면 보실 수 있습니다! 제가 설계한 것과 유사한 구조가 도면19 마지막 그림에 나와있습니다.
