직무 · 삼성전자 / 공정기술
트랜지스터에 High-k Depo 전 Initial Layer(SiO2) → SiON 으로 질화하는 목적이 무엇인가요? SiO2보다 SiON이 High-k와의 계면결함이 좋나요?
2025.07.23
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요, 저는 신소재공학부 4학년 학생이고, 학부연구생때 CMOS TFT 소자를 만든 경험이 있습니다. 그 과정에서 PVD 일종인 Thermal Evaporator, 노광 Aligner, Probe Station 측정 등의 장비를 다루어보았습니다. 메모리사업부 반도체공정기술 직무에 지원하기 위해 하나의 공정을 타겟팅 하려고 하는데, 증착 관련 공정이 Depo 라는 명칭이 아닌 CVD/Metal/Diffusion 로 나뉘는거 같아 각각의 차이가 어떻게 되고, 제 경험에 적합한 팀이 어디일지 여쭈고자 질문드립니다. 감사합니다 :)
전공 지식을 비롯해 전공 성적들을 잘 따라간다는 가정 하에, 교양으로 프로그램 관련 과목들을 이수하려고 합니다. 우선 개인적으로 언어 자체에 대해 공부하고 있습니다. 이후 계획으로는 파이썬을 활용한 데이터 분석을 하는 수업, 머신러닝 기초에 대해 다루는 수업을 수강하려고 합니다. 시간과 능력이 허락하는 한, 졸업 작품 캡스톤이나 매 학기 하는 설계 과목에도 이를 이용하거나 데이터 분석과 관련된 작은 프로젝트를 할 생각 또한 있습니다. 이런 전공 외 부가 지식들이 입사 시 큰 차별화를 가지는지, 그렇지 않거나 위 지식 만으로는 어필하기 힘들지 궁금합니다. 처음 말했던 것과 같이 전공 관련 활동(성적, 학부연구생, 인턴)은 병행할 계획입니다.
여러 매체들을 보면 공정 엔지니어는 엔지니어적으로 생각하고 문제를 해결하는게 중요하다고 하는데, 공정 엔지니어 현직자 분들이 생각하시는 “엔지니어적 사고”가 어떤 것인지 궁금합니다! 데이터를 분석해서 공정과 연결시키고 그 원인을 생각해서 해결방안을 내는 것 일까요..?
안녕하세요, 저는 신소재공학부 4학년 학생이고, 학부연구생때 CMOS TFT 소자를 만든 경험이 있습니다. 그 과정에서 PVD 일종인 Thermal Evaporator, 노광 Aligner, Probe Station 측정 등의 장비를 다루어보았습니다. 메모리사업부 반도체공정기술 직무에 지원하기 위해 하나의 공정을 타겟팅 하려고 하는데, 증착 관련 공정이 Depo 라는 명칭이 아닌 CVD/Metal/Diffusion 로 나뉘는거 같아 각각의 차이가 어떻게 되고, 제 경험에 적합한 팀이 어디일지 여쭈고자 질문드립니다. 감사합니다 :)
전공 지식을 비롯해 전공 성적들을 잘 따라간다는 가정 하에, 교양으로 프로그램 관련 과목들을 이수하려고 합니다. 우선 개인적으로 언어 자체에 대해 공부하고 있습니다. 이후 계획으로는 파이썬을 활용한 데이터 분석을 하는 수업, 머신러닝 기초에 대해 다루는 수업을 수강하려고 합니다. 시간과 능력이 허락하는 한, 졸업 작품 캡스톤이나 매 학기 하는 설계 과목에도 이를 이용하거나 데이터 분석과 관련된 작은 프로젝트를 할 생각 또한 있습니다. 이런 전공 외 부가 지식들이 입사 시 큰 차별화를 가지는지, 그렇지 않거나 위 지식 만으로는 어필하기 힘들지 궁금합니다. 처음 말했던 것과 같이 전공 관련 활동(성적, 학부연구생, 인턴)은 병행할 계획입니다.
여러 매체들을 보면 공정 엔지니어는 엔지니어적으로 생각하고 문제를 해결하는게 중요하다고 하는데, 공정 엔지니어 현직자 분들이 생각하시는 “엔지니어적 사고”가 어떤 것인지 궁금합니다! 데이터를 분석해서 공정과 연결시키고 그 원인을 생각해서 해결방안을 내는 것 일까요..?
답변 6
채택된 답변지원자님 안녕하세요~! DRAM 공정에서 High-k 물질을 증착하기 전에 IL(Interfacial Layer)을 SiO₂에서 SiON으로 질화하는 이유에 대해 궁금하셨군요~ 정말 중요한 부분을 짚으셨어요! 결론부터 말씀드리면, SiON은 SiO₂보다 High-k 물질과의 계면 특성을 개선하는 데 더 유리한 경우가 많아서 적용됩니다~ 특히 DRAM처럼 Gate Leakage에 민감한 공정에서는 이 계면이 디바이스 성능과 신뢰성에 직결되기 때문에 더 신중하게 설계돼요~ 일단 SiO₂는 전통적으로 우수한 절연 특성을 갖고 있어서 MOS 소자의 게이트 산화막으로 오랫동안 사용됐죠~ 그런데 High-k 물질(HfO₂ 등)을 바로 SiO₂ 위에 증착하면 계면에서의 결함 상태(dangling bond, oxygen vacancy 등)가 생기기 쉬워요. 그 결과로 C-V 특성 열화, Vₜ 불균일, 신뢰성 저하 등이 발생할 수 있어요. 이때 SiON은 산화막에 질소를 도입해 만든 계면층인데요~ 질소가 들어가면 – 계면 trap 밀도를 줄일 수 있고 – 기계적/화학적 안정성도 더 좋아지고 – 열적 안정성도 향상돼서 후공정 thermal budget에도 더 잘 견딜 수 있어요~ 즉, SiON은 High-k 물질과 기판 사이에서 buffer 역할을 하면서도 trap 억제, leakage current 저감, 신뢰성 향상 등 여러 장점을 제공합니다~! 게다가 HfO₂ 같은 High-k 물질은 Si 기판과 반응해서 silicate 계열 물질을 만들 수 있는데, 이걸 막는 데에도 SiON이 더 효과적이에요~ 이런 이유로 High-k/Metal gate 구조에서 IL을 SiON으로 바꾸는 건 DRAM 트랜지스터의 성능을 유지하면서도 더 얇고 안정적인 게이트 절연막 구조를 구현하기 위한 핵심 전략 중 하나랍니다~ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
멘티님, DRAM 공정에서 High-k 유전체를 증착하기 전 Initial Layer로 SiO2 대신 SiON을 질화하는 목적은 주로 계면 안정성 및 결함 저감에 있습니다. SiO2는 화학적, 열적으로 안정적이고 실리콘 기판과 높은 접착력을 가진 반면, SiON은 SiO2 대비 더 조밀하고 수분 및 알카리 금속 이온 침투에 강한 특성을 가지고 있어 고유전율 재료(High-k)와의 계면 결함을 줄이는 데 유리합니다. SiON은 PECVD 공정으로 형성하며, SiO2보다 낮은 기계적 스트레스를 가지면서 외부 불순물 침투를 보다 확실히 차단하여 소자의 신뢰성 향상에 기여합니다. 또한 SiON은 SiO2에 비해 빛의 반사 및 흡수를 제어하는 데도 유리해, 포토공정에서 고해상도 제조를 가능하게 해줍니다. High-k 물질(HfO2 등)과의 계면에서 발생할 수 있는 결함과 전하 트랩을 완화시켜 전류 누설 감소와 소자 성능 안정성 강화에 도움을 줍니다. 따라서 SiON은 SiO2보다 High-k와의 계면 결함이 적고, 전기적 및 열적 특성 면에서도 최적화된 Initial Layer로 많이 활용되고 있습니다. 요약하면, SiON 질화층은 High-k 유전체와 실리콘 기판 사이의 계면 품질을 개선하고 누설 전류를 줄이며, 외부 불순물 침투와 기계적 스트레스를 감소시키는 역할을 하여 DRAM 트랜지스터의 신뢰성과 성능 향상에 기여합니다. 채택부탁드립니다!
