직무 · 삼성전자 / 공정기술
Q. Etch 공정에서의 selectivity
현업에서 (RIE) Etch 공정에서 Selectivity가 좋아야 하는 이유와, 좋은 선택비를 가지기 위해서는 어떤 방법이 있을까요? 제가 생각하기에는, 선택비가 나쁘면 masking layer의 두께도 두껍게 가져가야 되고 그러면 high aspect ratio에서 trench같이 뚫을 때 이미 masking layer하단에서 etch가 종료되거나, 혹은 맨 아래 하부기판까지 정확히 안 뚫릴 수 있겠다는 생각이 드는데, 이 외에도 선택비가 나쁘면 안 좋은 점이 있는지 궁금합니다. 또한 좋은 선택비를 가지려면 gas의 flow 나 temperature 이외에도 기타 방법이 있을까요?? 현직자님들의 고견을 여쭤보고 싶습니다.
2026.06.27
답변 6
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
채택된 답변
질문자님께서 생각하신 방향이 맞습니다. RIE(Reactive Ion Etching) 공정에서 Selectivity(선택비)가 중요한 이유는 단순히 마스크가 빨리 닳는 문제를 넘어 공정 수율과 패턴 정밀도, 후속 공정까지 영향을 미치기 때문입니다. 선택비가 낮으면 가장 먼저 Hard Mask나 Photoresist를 더 두껍게 형성해야 하는데, 이 경우 말씀하신 것처럼 High Aspect Ratio 패턴에서는 개구부가 좁아져 이온과 라디칼의 공급이 원활하지 않아 Etch Rate 저하, Aspect Ratio Dependent Etching(ARDE), Loading Effect가 심해질 수 있습니다. 또한 원하는 깊이까지 식각하기 전에 마스크가 먼저 소모되면 CD(Critical Dimension) 변화가 발생하고 패턴의 형태가 무너지거나 Sidewall Profile이 악화되어 수직도가 떨어질 수 있습니다. 더욱이 Over Etch 시간을 길게 가져갈 수 없어 공정 마진(Process Margin)이 감소하며, 반대로 충분한 식각을 위해 Over Etch를 과도하게 수행하면 하부층(Substrate)이나 Stop Layer까지 손상되는 문제가 발생합니다. 특히 반도체 미세공정에서는 선택비가 좋지 않으면 Gate Oxide나 Barrier Layer, Low-k Dielectric 등의 손상이 발생하여 소자의 전기적 특성이 저하되고, 결과적으로 수율 감소와 신뢰성 문제로 이어질 수 있습니다. 따라서 선택비는 단순히 식각 속도보다 공정 안정성을 확보하는 핵심 지표라고 볼 수 있습니다.
- 33분커리er삼성전자코이사 ∙ 채택률 49% ∙일치회사직무
채택된 답변
CD 불량, PROFILE 불량, UNIFORMITY 악화 등이 있습니다 SELCTIVITY 개선은 여러가지가 있는것으로 알고있는데 RF BIASE, CH PRESS, GAS 유랑 및 성분 조절 등이 있을 것 같습니다 도움되셨다면 채택 부탁드립니다
합격 메이트삼성전자코부사장 ∙ 채택률 77% ∙일치회사채택된 답변
멘티님. 안녕하세요. 식각 공정에서 선택비가 나쁘면 원하는 막질 외에 하부 박막이나 마스크가 함께 깎여 소자의 치명적인 불량과 치수 변형을 유발합니다. 멘티님 생각대로 마스크가 버티지 못하면 미세 패턴의 형상이 무너지거나 타겟 깊이까지 충분히 식각하지 못하는 문제가 발생합니다. 좋은 선택비를 확보하려면 가스 유량이나 온도 외에 플라즈마 파워와 소스 주파수를 조절하여 이온의 직진성과 에너지를 최적화합니다. 추가로 적절한 중합체 형성 가스를 혼합하여 보호막을 쌓거나 챔버 압력을 제어해 화학적 반응과 물리적 충돌의 균형을 맞추는 방법이 있습니다. 응원하겠습니다.
- 생생일파티하는도시락KEC코사원 ∙ 채택률 0% ∙일치직무
1. Etch 공정의 경우, Mask가 반드시 필요한 공정이기에 Selectivity가 중요합니다. Target 막질이 모두 식각되기 전 Mask가 식각되기 시작한다면 설계된 Profile 및 구조를 구현할 수 없습니다. 또한 민감한 Step 의 경우, 하부 막질의 잔여 두께가 중요할 수 있기에 Selectivity를 높여야합니다. 2. Gas 유량비, Pressure, RF Power 등 여러 Parameter를 조절함으로써 Selectivity를 향상시킬 수 있습니다.
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
말 그대로 엣지의 퀄리티를 위해 필요합니다
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 당연히 selectivity가 좋아야 원가 절감이랑 공정 시간을 줄일 수 있고 그 외에도 발생하는 공정 이슈를 줄일 수 있어서에요 에치 공정 자체가 막을 깎는 공정이니까 원하는 물질만 깎아내는게 모든 면에서 유리해요 도움이 되었으면 좋겠네요. ^_^
함께 읽은 질문
Q. Etching 공정 vs FSE
안녕하세요. 현재 인서울 전자공학과 3학년 재학중입니다. 현재 공정과 FSE 사이에서 고민이 있습니다. 1. Etching 관련으로 공정과 FSE 중 어떤 것에 중점을 두어야 하나요? 2. 현재 오실로스코프 기반 범용 MOSFET&BJT I-V Curve Tracer 제작 3. DRAM 노이즈 제거 High-CMRR 회로 설계 및 제작을 실험 프로젝트로 진행한 것을 간단한 L-network 임피던스 매칭 회로설계하여 업그레이드를 시키면 2번 프로젝트와 3번 프로젝트를 자소서를 쓸 때 도움이 되는지 궁금합니다. 4. SPTA 패터닝 공정 실습 5. 현재 영어는 외국인과 프리토킹이 가능하며 기술을 영어로 발표하는 연습을 하고 있습니다. 현재까지 위의 것들을 하고있는데 학부생으로써 평범함을 알고 학연생을 지원하고 있지만 떨어지고 있습니다. 앞으로 어떤 것들을 하면 좋을지 조언해주신다면 정말 감사하겠습니다. 글에 두서가 없는 점 죄송합니다.
Q. 석사 후 스펙쌓기
안녕하세요. 지방대-> ssh라인 전자과 편입 후 자대에서 반도체 소자 분야 석사 진행중입니다. 졸업은 내년 2월 예정입니다. 전적대 학점(전공:3.16/전체:3.2) 편입 후 학부학점(전공:3.3/전체:3.5) 이 좋지 않아 걱정이 됩니다. 석사 실적도 논문 1건 준비중, 특허 1건 준비중이지만 현실적으로 남은 시간이 많지 않아 석사 중 등록 및 출원이 어려울 것 같습니다. Sk하이닉스 양산기술, 삼성전자 ds 메모리사업부 공정기술 직무에 지원하고 싶습니다만, 올해 하반기에 탈락을 한다면 낮은 스펙 보완을 위해 바로 다른 스펙을 준비하고 싶습니다. 석사 후에 인턴이나 공정실습, 부트캠프, 직무교육을 듣는 경우도 있을까요? 처음 취준이라 모르는 점이 많습니다. 감사합니다
Q. 삼성전자 TSP총괄 반도체 공정기술 직무의 타 부서와 협업에 관한 질문
1. 패키지 개발팀과 평가 및 분석팀과 협업을 자주 진행할 것으로 예상하고 있는데 혹시 현업에서 각 부서 간의 이해 관계, 목표 차이로 인해서 의견이 충돌하거나 갈등을 겪는 경우가 있을까요? 있으면 얘기가 가능하신 선에서 어떤 상황이 있는지 예시까지 알려주시면 감사하겠습니다. 2. 패키지 개발팀은 신 제품 설계/제작 단계에서 새로운 Recipe 설계와 공정 기술이 양산 환경에서 실제로 적용 가능한지와 Recipe를 어떻게 수정하면 양산 환경에 더 적합하고 좋은 결과가 나올지 의견과 정보를 공유하는 부분에서 협업을 진행한다고 생각하는데 맞는 생각일까요? 3. 전체적인 제품의 성능이나 Spec 검사는 평가 및 분석팀이 진행하겠지만, 단위 공정 사이 사이 공정 간 검사는 어떤 부서가 진행하는지 궁금합니다. 4. 평가 및 분석팀과 공정기술 팀은 어떤 업무와 정보를 교환하며 협업을 진행하는지 예상이 가지 않아서 이에 대해 궁금합니다. 다소 질문이 많은데 답변해주시면 정말 감사하겠습니다
궁금증이 남았나요?
빠르게 질문하세요.