회사/산업 · 삼성전자 / 공정기술
Q. Etch 대상에 따른 Plasma
Conductor Etch에서 ICP type, dielectric Etch에서 CCP type을 활용하는 이유가 무엇일까요?
2025.10.06
답변 6
- 도도다리쑥국삼성전자코이사 ∙ 채택률 58% ∙일치회사
CCP는 플라즈마 밀도가 낮습니다. 그만큼 싸고 단순해요. ICP는 플라즈마 밀도가 높습니다. 금속 Conductor는 화학반응성이 낮아요. 금속결합은 자유 전자가 있어서 새로운 결합형성이 어렵고, 절연막은 공유결합으로 화학반응이 잘 되어요. 그래서 금속은 밀도가 더 높은 ICP를 써야하는 겁니다.
- ddev.jelly삼성전자코상무 ∙ 채택률 49% ∙일치회사
안녕하세요! 에치 성능을 높이기 위해서로 알고 있습니다
- MMemory Department삼성전자코전무 ∙ 채택률 83% ∙일치회사
지원자님, Etch 공정에서 Plasma 장비 타입을 다르게 사용하는 이유는 식각 대상 물질의 특성과 원하는 식각 성질 때문이에요~! Conductor Etch에서는 금속이나 폴리실리콘 같은 전도성 재료를 다루게 되는데, 이 경우 고이온밀도 플라즈마가 필요합니다. 그래서 ICP(Inductively Coupled Plasma) 타입을 활용하는데요, ICP는 고밀도의 이온을 안정적으로 공급해주면서도 전극에 인가되는 전력과는 독립적으로 플라즈마 밀도를 제어할 수 있어 높은 이방성과 빠른 식각 속도를 확보할 수 있답니다! 반면 Dielectric Etch는 절연막(SiO₂, SiN 등)을 다루게 되는데, 이 재료들은 플라즈마 화학 반응과 선택비가 중요해요. 여기서는 CCP(Capacitively Coupled Plasma) 타입이 많이 쓰입니다~ CCP는 상대적으로 낮은 플라즈마 밀도와 높은 에너지를 가진 이온을 제공하는 특성이 있어서, 절연막과 마스크 사이의 선택비를 유지하고 균일한 식각을 달성하는 데 유리해요! 즉, ICP는 빠르고 정밀한 전도체 식각에, CCP는 선택비와 균일성이 중요한 절연체 식각에 최적화된 장비라고 이해하시면 됩니다~ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
- 33분커리er삼성전자코이사 ∙ 채택률 50% ∙일치회사직무
uniformity, selectivity 특성이 더 좋은것으로 알고있습니다 도움되셨다면 채택 부탁드리겠습니다
프로답변러YTN코부사장 ∙ 채택률 86%멘티님, Conductor Etch에는 ICP 타입이 쓰이는 이유는 플라즈마 밀도가 높고 깊은 식각, 고정밀 가공이 가능해 미세한 도전체 패턴 구현에 적합하기 때문입니다. 반면 dielectric Etch에는 CCP 타입이 활용되는데, 이온 에너지가 충분히 높아 단단한 절연체(SiO2 등)를 효과적으로 깎을 수 있으며 균일도도 뛰어나 대면적 공정에 유리합니다. ICP와 CCP 방식은 플라즈마 생성 원리와 밀도, 에너지 제어 특성이 달라 Etch 대상별로 최적화된 선택이 이루어집니다. ICP(Inductive)는 높은 density, CCP(Capacitive)는 높은 uniformity와 이온 에너지가 특징입니다. 채택부탁드리며 파이팅입니다!
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 58% ∙일치회사직무
안녕하세요. 멘토 흰수염치킨입니다. 막질 특성때문이에요 막마다 맞는 에칭방법이 다르거든요! 도움이 되었으면 좋겠네요. ^_^
함께 읽은 질문
Q. 반도체 공정 직무에서 논문 활용을 어떻게 해야하나요
뉴로모픽 주제로 제작된 소자 데이터 측정 후 인공지능 시뮬레이션을 수행한 내용입니다. 다만 이미 제작된 소자로 후속 연구 받아서 데이터 측정부터 시뮬레이션만 직접 진행한거라 소자 공정은 전혀 참여하지 않았습니다. 소자 제작 과정 자체야 알고 있지만 그 안에서 DOE나 설계, 공정 과정에서 발생한 문제 해결 경험을 못 적는 상황입니다. 말 그대로 측정하고 코딩만 직접 했습니다. 논문 자체가 1저자고 SCIE급이라 잘 활용하고 싶은데 공정기술 직무 관련해서 어떻게 활용해야 하는지 질문드립니다. 감사합니다.
Q. 삼성전자의 HBM
안녕하세요. 작년 하반기 공채 JD를 참고했을 때, 메모리사업부의 패키지개발 직무 역할 중에 'Post Fab 단위 공정을 개발한다' 라고 되어있는데 HBM의 경우 TSV가 Post Fab에 해당하는 걸로 이해하고 있습니다. 그렇다면 궁극적으로 TSV 공정 트렌드를 관리하고 공정 이슈를 해결하는(공정기술 직무 관점의 일) 일을 하려면 '메모리사업부-패키지개발' 로 지원해야 하나요? 아니면 패키징을 담당하는 'TSP-공정기술' 로 지원하여야 하나요?
Q. 학연생 관련하여 문의드립니다.
안녕하세요. 2026년 하반기 메모리사업부 반도체 공정기술 직무를 목표로 하는 서성한 전자전기공학부(26년 4학년, 전공 4.1/4.5) 학생입니다. 현재 공정 실습/관련 과목 수강 경험은 없고, 4-1에 반도체소자공정실험을 통해 TCAD 기반 Full-CMOS 공정 시뮬레이션 및 FAB 실습(포토/얼라인·ALD/PEALD·E-beam·lift-off·wet etch·어닐/실리사이드)과 전기특성(Ion/Ioff, Vt) 분석을 배울 예정입니다. 공정기술 관련 과목도 해당학기에 들을 예정입니다. 학부연구생은 메모리소자 측정/신뢰성 분석 쪽으로 컨택됐으나 다른 현직자분께 공정기술과 결이 다르다는 조언을 받아 고민입니다(소자제작 연구실 TO 없음). 공정 기반으로 측정까지 수행해 신뢰성 도출 경험으로 연결하는 방향 vs 공정 중심 연구실로 다시 컨택 중 어떤 선택이 더 유리할지 의견 부탁드립니다.
궁금증이 남았나요?
빠르게 질문하세요.

