상반기 대학생인턴 임원면접을 탈락했는데 복기를해봐도 도저히 왜 떨어졌는지 모르겠어서 조언을 구하고자 합니다. 지원사업부: 메모리사업부 공정설계 스펙: 인서울 중위권, 전체학점 3.97/4.5, 학부연구생 1년(Thin Film transistor) (팹 내 장비로 소자 직접 제작, 측정, 공정조건 수정 후 성능개선하여 SCI 1저자 소자논문 게재) 임원분들이 이력서나 자소서 내 직무관련활동은 하나도 안물어보셨고 인성관련 질문만하셨습니다. 제가 말을 엄청 조리있게 잘 하는 편은 아니지만 질문의 의도를 파악하여 갈등 경험 등등 잘 대답했다고 생각하고 표정도 좋으시고 걸릴게 하나도 없어서 무조건 합격이라 생각하고있었습니다. 근데 면접탈락 하였고 이유를 모르겠어서 뭐가 문제인지 질문드립니다. + 메모리 공설이 너무 인기 직무고 경쟁률이 매우 높아서 그런거라면 하반기 공채는 파운드리나 반연으로 써볼까요..? 조언해주시면 감사드리겠습니다.

안녕하세요! 현재 4학년 화학공학과 재직중인 학생입니다. 삼성전자 공정설계 직무에 지원하고 싶은데 제가 반도체로 진로를 늦게 바꾸게 되어 관련 경험이 없습니다. ㅜㅜ 그래서 이번에 열리는 2024 나노종합기술원 종합실무에 지원하고 싶은데 혹시 이 교육 내용 중 현장에서 쓰이는 장비나 중요하게 다뤄지는 공정이 있는지 알 수 있을까요?? [Photo] - ArF Scanner, KrF Scanner(ASML, Nikon), I-Line Stepper(Nikon), Aligner(EVG) [Etch] - Dielectric Dry Etcher(TEL, LAM), Metal Dry Etcher(AMAT,LAM), Poly Si Etch(LAM), PR strip(PSK) [Diffusion] - PYRO(centrotherm), LP-CVD(centrotherm), Implantation(AMAT), Cleaning(HIT), CMP(Doosan) [Thin Film] - PE-CVD(AMAT, TES), Sputter(AMAT), Evaporator(KVT), ALD(CN1) [구조, 성분 분석] - SEM(HITACHI), TEM(FEI), FIB(Gatan, HITACHI, RAMAN(WEVE), SIMS(CAMECA)

전자공학부 3학년을 재학중인 학생입니다. 지금 현재 cmos를 이용한 교내 발표대회와 , ansys 시뮬레이션 툴을 이용한 패키징 공정 설게(배선설계 , 신호선 라우팅 , 비아배치 및 설계)를 병행해서 준비하고 있는 학부생입니다. 교내발표대회에선 cmos 인버터를 이용해서 sram에 대해 깊이 공부하고 파볼려고 하는데요... 하나 걱정인게 아무리봐도 sram을 공정쪽 위주로 ( 트랜지스터의 배치와 소자의 집적도, 레이아웃 등등) 공부해볼려고 해도, 이게 패키징이랑 상관이 있는건가 싶어서 질문드려요. 지금 병행하는 두개가 연관이 없는 다른길로 가고있는건지, 둘다 반도체 공정쪽 취업에 도움이 되는 스펙인지 미천한 학부생으로서는 잘 가늠 잡히지 않아서 현직자님들께 질문드려요! 그리고 ansys 시뮬레이션 툴을 회사에서 정말로 많이 쓰는지도 알고싶습니다!