회사/산업 · 삼성전자 / 공정설계
Q. 삼성전자 공정설계 HBM 질문
HBM 등 삼성전자가 밀고있는 차세대 메모리 등에 DRAM이 베이스가 되는 제품이 많은걸로 알고 있습니다. 기존에는 DRAM PA, FLASH PA 등이 있는걸로 아는데, HBM은 메모리사업부에서 따로 부서가 있는지 궁금합니다. Ex. HBM PA, HBM PE 등등
2026.02.21
답변 7
전문상담HL 디앤아이한라코이사 ∙ 채택률 62%채택된 답변
삼성전자 메모리사업부의 HBM 조직 구성에 대해 핵심만 답변해 드립니다. 현재 삼성전자는 HBM의 중요성이 커짐에 따라 이를 전담하는 **'HBM 개발팀'**을 별도로 운영하고 있습니다. 기존 DRAM PA(Process Architecture)나 PE(Product Engineering) 조직 내의 일부 파트가 아닌, 독자적인 팀 단위로 움직인다고 보시면 됩니다. 핵심 조직 구성 HBM PA (공정 설계): HBM은 여러 개의 DRAM을 적층하고 TSV(관통 전극) 공정을 적용해야 하므로, 일반 DRAM PA와는 차별화된 적층 특화 공정 설계를 담당합니다. HBM PE (제품 엔지니어링): 적층된 칩의 수율 관리와 복잡한 테스트 과정을 전담합니다. HBM 전담팀 신설: 최근 부사장급을 팀장으로 하는 **'HBM 개발팀'**이 신설되어, 설계부터 공정, 제품화까지 통합적으로 관리하고 있습니다. 따라서 질문하신 것처럼 HBM PA, HBM PE와 같은 직무는 현재 별도의 전담 조직 시스템 안에서 활발히 업무를 수행하고 있습니다.
- PPRO액티브현대트랜시스코부사장 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! HBM은 구조적으로 DRAM die를 TSV로 적층한 제품이라 기술 베이스는 DRAM입니다. 그래서 Samsung Electronics 메모리사업부 내에서도 완전히 독립된 “타 제품군”이라기보다, DRAM 조직을 기반으로 한 별도 HBM 전담 조직 형태로 운영되는 것이 일반적입니다. 실제로는 DRAM PA/PE 조직 내 HBM 전담 파트가 있거나, HBM만 담당하는 TF·전담팀(공정·패키지·제품기술)이 구성됩니다. 특히 HBM은 로직과의 인터페이스, TSV 공정, 어드밴스드 패키징 영향이 커서 공정·패키지·제품기술이 유기적으로 묶여 있습니다. 따라서 명칭이 ‘HBM PA’로 완전히 분리된다기보다, DRAM 기반 + HBM 전담 라인/팀 구조로 이해하시면 맞습니다.
프로답변러YTN코부사장 ∙ 채택률 85%멘티님께서 궁금해하시는 HBM 제품은 기본적으로 DRAM 코어를 활용하기 때문에 핵심 칩 공정은 DRAM PA 부서에서 주로 담당하지만 최근 적층과 패키징을 총괄하는 전담 조직이 별도로 신설되어 함께 운영되고 있습니다. 따라서 차세대 메모리 공정설계를 목표로 하신다면 가장 뼈대가 되는 DRAM 관련 부서로 먼저 방향을 잡고 지원하셔서 멘티님만의 탄탄한 반도체 역량을 면접관에게 자신 있게 어필하세요. 채택부탁드리며 파이팅입니다!
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
안녕하세요. HBM 제품을 전문적으로 연구/설계/개선하는 부서가 있습니다. 이 분들의 소속은 메모리사업부라고 보시면 됩니다.
- 도도다리쑥국삼성전자코이사 ∙ 채택률 57% ∙일치회사
원래는 HBM 팀이 따로 있었는데 최근에 다시 각자 원래팀으로 복귀했습니다. HBM이 디램 베이스라서 DRAM PA, DRAM PE, DRAM 설계팀 이렇게 다시 돌아갔어요
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사
안녕하세요. 멘토 흰수염치킨입니다. 자세한 조직도는 대외비라 말하기 어렵네요 담당하는 부서랑 인원이 따로 있긴해요 도움이 되었으면 좋겠네요. ^_^
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
대외비라 크게알려드리긴 어려우나, 있었는데.최근에는 사라져 일반 부서에서 hbm을 다루는 파트만 따로있는 느낌입니다~~
함께 읽은 질문
Q. 디지털 회로 설계와 공정설계 간의 연관성 부여 관련 질문
안녕하세요. 전자전기공학부 4학년 학생입니다. 현재 진로관련 고민이 있어 의견을 여쭙고자 합니다. 저는 디지털회로설계와 공정설계 두개의 직무를 연결하여 최종적으로 공정설계 직무에 지원하고자 합니다. 제 개인적인 관심도는 디지털회로설계 분야에 있어서 집적회로설계 등의 과목을 수강하며 virtouso로 full adder를 설계 및 분석하였습니다. 또한 개인적인 프로젝트로 Vivado verilog를 사용하여 dram interface와 controller를 설계 중입니다. 학부연구생으로는 plasma actuator 소자를 연구하며 ritho/etch/metal deposition 공정을 경험하였고, 소자 mask design 또한 담당하였습니다. breakdown이 일어나는 조건을 파악하여 mask를 수정하고 소자 특성을 재측정하는 경험을 했습니다. 공정설계 직무로 지원하기에 지금의 경험을 어떻게 어필할지, 회로설계 경험을 녹여내는 방향에 대해 여쭙고 싶습니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. [삼성전자 파운드리사업부 공정설계] 최근 이슈 및 핫한 기술 파악
삼성전자 파운드리사업부 공정설계 대학생 인턴을 지원을 하기 위해 DART 및 뉴스나 유투브 등 다양한 매체를 활용해서 핫한 이슈나 기술 제품에 대해 조사를 했습니다. 그런데 이부분에 있어서 계속해서 바뀌는 반도체 산업 특성 상 비교적 최근에 나온 내용들이 최신 기술인지 확신이 안서는 문제가 발생했습니다. 그래서 도움을 받고자 글을 쓰게 되었습니다. 현재 제가 분석한 파운드리사업부 이슈및 기술은 2나노 1세대 GAA 공정으로 DTCO를 통한 3나노 2세대 대비 성능 및 전력 효율, 면적 감소등을 이뤄내는 것인라고 들었습니다. 하지만 현재 성능 향상은 이끌어냈지만 이로 인한 공정 난이도 상승으로 인해 수율하락에 의한 양산 문제점이 발생한다는 점이라고 들었습니다. 제가 정리한 현재 이슈 및 기술은 다음과 같은데 여기서 추가적인 부분이나 현직자의 관점에서의 이슈 등이 궁금합니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.