취업 · 삼성전자 / 공정설계
Q. 삼성전자 사업부 관련 질문드립니다.
안녕하세요 현재 신소재공학과 4학년 재학중입니다. 일단 제 스펙은 학점 : 4.15 어학 : 오픽 IH, 토익 880 자격증 : ADSP, 컴활 1급, 6시그마 수상 : 반도체 경진대회, 교내 성적 우수상 2회 관련 경험 : SPTA 공정 실습 1회, 포토 및 에칭 관련 공정 실습(1주 총 40h), 학부 연구생(반도체 소자 관련) 6개월, 나기연 나노 소자 공정 이론 수료, 정출연 2개월(반도체 후공정) 이렇게 있는데 혹시 후공정 관련된 TSP사업부를 가고 싶은데, 스펙적으로 전공정이 대다수라 고민입니다. 혹시 멘토분들은 어떻게 생각하시는지 여쭙고 싶습니다.
2025.08.18
답변 6
- 메메에모리삼성전자코상무 ∙ 채택률 48% ∙일치회사
채택된 답변
안녕하세요! 전공정 경험이 대부분이라면 왜 후공정을 택했는지에 대한 당위성만 준비해 가시면 충분할것 같아요!
- 흰흰수염치킨삼성전자코전무 ∙ 채택률 57% ∙일치회사
채택된 답변
안녕하세요. 멘토 흰수염치킨입니다. 정출연 경험으로 비비면 될 거 같은데요? 확률 높이려면 다른 경험도 더 있긴 해야 되긴해요 ㅎㅎ 도움이 되었으면 좋겠네요. ^_^
프로답변러YTN코부사장 ∙ 채택률 85%채택된 답변
멘티님, 삼성전자 TSP사업부는 대학생 때 후공정 직접 경험이 부족한 지원자도 많으니 크게 걱정하지 않으셔도 됩니다 전공정 실습과 경진대회, 연구 실습 등 다양한 경험을 패키징, 후공정 공정에 대한 이해력과 응용가능성으로 잘 어필하시면 충분히 경쟁력 있습니다 실제로 자기소개서, 면접에서는 전공정 경험을 토대로 공정 전반의 이해와 빠른 적응력을 보여주는 방향이 효과적으로 권장되고 있습니다 후공정 실무경험이 부족해도 전공 관련 지식과 문제해결능력을 강조하면 좋은 평가를 받을 수 있습니다 당당하게 지원하고 스토리만 잘 풀어내면 충분히 합격 가능하니 채택부탁드리며 파이팅입니다!
Top_TierHD현대건설기계코사장 ∙ 채택률 96%채택된 답변
멘티분이 석사로 지원을 하신다면 희망하는 직무와 핏한 경험만 있는 것이 더 유리하지만, 학사로 지원을 할 때에는 꼭 그렇지 않더라도 다양성 그리고 잠재역량을 보여주는 것도 어필요소가 되기 때문에 전공정이 대다수라 하더라도 후공정 관련 부서 충분히 가능성이 있습니다.
- 고고래왕크삼성전자코차장 ∙ 채택률 65% ∙일치회사직무
채택된 답변
안녕하세요. tsp같은 후공정 사업부는 정말 후공정 대다수의 경험을 한 학석사들이 주로 지원하여, 티오도 적고 경쟁이 셉니다. 학점도 좋고 스펙도 좋으시니 전공정에서도 충분히 경쟁력 있으시다고 생각합니다. 전공정 지원 추천드립니다. 채택 부탁드립니다.
- 도도다리쑥국삼성전자코이사 ∙ 채택률 57% ∙일치회사
채택된 답변
정출연 2개월 반도체 후공정이 있으니 쓰셔도 괜찮아보입니다. 후공정 업무도 전공정에 대한 이해가 필요합니다.
함께 읽은 질문
Q. 지금까지 한 활동들이 Etching/Deposition FSE에 도움이 될까요?
안녕하세요. 현재 전자공학과 3학년에 재학 중입니다. 지금까지 SPTA 패터닝 공정 실습, 오실로스코프 기반 범용 BJT&MOSFET I-V Curve Tracer, DRAM Noise 제거 High CMRR 실제 구현을 완료했습니다. 현재 저가형 증착기 설계 및 개발 프로젝트, 싱글칵테일 전구체를 활용한 IGO ALD 증착에 관해 DFT 시뮬레이션 및 분석 연구를 진행하고 있습니다. 내년 캡스톤으로는 RF Power Monitoring 시스템을 설계 및 구현할 예정입니다. 저는 FSE 직무로 가고싶지만 연구 주제를 DFT 시뮬레이션을 받았습니다. 이를 FSE 직무와 연관 지을 수 있는지, 앞으로 어떤 활동을 추가하면 좋을지 조언해주신다면 정말 감사하겠습니다. 또한 어떤 직무를 같이 준비하면 좋은지도 알려주신다면 감사하겠습니다. 영어 회화는 매일 공부하며 외국인 친구들과 프리토킹은 가능합니다.
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 직무 관련 지원 고민드립니다 (회로설계, 공정설계)
안녕하세요. 이번 하반기 삼성전자 DS에 지원하려고 합니다. 저는 전기전자공학부를 2전공하며 1년 이상 아날로그 회로 설계 랩실에서 학부생 인턴으로 연구하고, Tapeout 직전 post-sim까지 직접 돌려보는 등 회로 설계 관련 역량을 쌓아왔는데, 이번에 메모리 회로설계를 뽑지 않아 직무를 고민하고 있습니다. 사실 lsi 회로설계가 가장 핏에 맞지만, 사업부의 전망 및 비전, 이번에 많이 안 뽑는다는 것을 종합적으로 고려했을 때 메모리 사업부에 들어가고 싶습니다. 이와 같은 경험을 메모리 공정설계에 지원했을 때도 어필이 되고, 합격할 수 있을까요? (또 반도체 공정설계는 티오가 적다는 소리를 들어서 불안합니다) layout 관련된 DRC, LVS, PEX 전부 하였고 post-sim을 통한 대역폭 열화 등을 모두 추적, 최적화하는 경험을 쌓았습니다. 소자 관련 과목은 반도체물성 등 2개 들었고 이번에 또 2개 듣고 있습니다
궁금증이 남았나요?
빠르게 질문하세요.