취업 · 삼성전자 / 공정설계
Q. 삼성전자 인턴 지원시 주소지 작성
이번 삼성전자 ds 대학생인턴 지원하려합니다. 혹시 현주소지는 서울에서 자취중인데, 본가가 천안이라 천안으로 주소지 기재해도될지 질문드립니다!
2026.02.28
답변 7
Top_TierHD현대건설기계코사장 ∙ 채택률 96%네 당연히 괜찮고 상관없습니다. 오히려 근무하려는 곳 근처에 산다라는 것이 이점이 되는 경우도 있어서 그에 맞게 하시는 것도 좋습니다
왕눈이조삼성전자코과장 ∙ 채택률 45% ∙일치회사주소지는 아무 문제 없으니 편한대로 쓰시면 됩니다
- 도도다리쑥국삼성전자코이사 ∙ 채택률 58% ∙일치회사
네 문제 안됩니다. 천안으로 기재하셔도 됩니다!
- 하하나린0417지멘스코전무 ∙ 채택률 100%
안녕하세요 작성하셔도됩니다 상관없습시다
취업 멘토 털보아저씨삼성전자코상무 ∙ 채택률 66% ∙일치회사안녕하세요. 반도체 취업 멘토 털보아저씨입니다. 네, 본가인 천안으로 기재 가능하십니다!
전문상담HL 디앤아이한라코이사 ∙ 채택률 63%삼성전자 DS부문 인턴 지원 시 주소지 기재에 대해 답변드립니다. 결론부터 말씀드리면, 천안(본가)으로 기재하셔도 무방합니다. 삼성 채용에서 주소지는 단순히 연락이나 서류 발송, 혹은 향후 기숙사 배정 수요 파악 등을 위한 참고 자료일 뿐, 합격 여부에는 영향을 주지 않습니다. 현재 서울에 거주 중이더라도 주민등록상 주소지나 본가인 천안을 적는 것이 일반적이며, 나중에 면접 안내 등은 이메일과 휴대전화로 이루어지므로 걱정하지 않으셔도 됩니다. 다만, 인턴 실습 시 기숙사 제공 여부나 셔틀버스 노선 확인을 위해 실제 거주할 가능성이 높은 곳을 적는 것이 본인에게 더 편리할 수 있습니다.
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사직무
천안으로 작성해도 무방해요~ 나중에 면접 시 등본이나 가족관계증명서 이런거 제출해서 괜찮습니다 ㅎㅎ
댓글 1
이이츠규작성자2026.03.04
등본에도 서울로 기재되어있는데 천안으로 작성해도 괜찮을까요?
함께 읽은 질문
Q. [공정설계 직무 이직]
안녕하십니까 선배님들 저는 공정설계 직무를 희망하는 취준 4학년 학생입니다. 직무 선택에 고민을 하던 중 직무의 미래성에 대한 생각을 안해볼 수거 없었습니다. 그런점에서 공정설계가 직무 자체의 매력도 너무 좋지만 만약 안맞을 시 높은 유관부서와의 협력성으로 인해(?) 직무 변경(공설->회설or공기)이 용이하다는 이야기를 들었습니다. 이것이 맞는지 궁금합니다. 만약 아니라면 용이한 직무나 앞으로 미래가 밝은 직무가 궁금합니다. 감사합니다
Q. 사업부 및 공정 관련 직무 고민
안녕하세요 이번에 졸업 예정인 석사 과정생입니다. 원래 삼성전자 메모리 공정설계 직무에 지원을 할 예정이었으나 이번에 채용을 하지 않아서, 어떤 사업부, 어떤 직무로 지원을 할지 고민입니다. 저는 차세대 메모리 반도체 관련 연구를 수행했고, 이 경험을 살려서 자소서를 작성 할 예정입니다. 특히 반도체 연구소 팀과 산학연계 프로젝트를 진행 중입니다. 1. 이러한 상황에서 메모리 사업부나 반연 공정기술 직무를 선택하는 것이 취업에 더 유리한 선택인지, 아니면 비록 연구 주제는 관련이 크게 없지만, 선호 직무가 같은 파운드리 공정설계를 선택하는 것이 좋은 선택일지 궁금합니다. 2. 공정 기술 직무는 무조건 교대 근무를 진행한다고 알고 있는데, 반도체 연구소에서도 교대 근무를 하는건지, 그리고 파운드리 공정 설계 직무의 일의 강도에 대해 알고 싶습니다. 3. 공정 기술 직무를 선택했을 때의 커리어에 대해 궁금합니다.(이직 또는 공정 설계 직무로 이동이 가능한지) 감사합니다.
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.