Q. DRAM 제조 공정에 EUV 포토공정도 있나요?

답변 5

• 양

  양양용삼성전자

  코주임 ∙ 채택률 43% ∙

  회사

  일치

  ---

  사용이 됩니다. dram에서 말하는 선단 layer에서 사용이 되며 이미 기존 양산된 1x 1y 1z 1a급 dram에도 사용이 되었으며 세대가 지날수록 그 layer가 늘어나고 있습니다. 두꺼워 지는 이유는 그래야 저항 측면에서 유리해서 그렇습니다.

  ---
• 고

  고래왕크삼성전자

  코차장 ∙ 채택률 65% ∙

  회사

  직무

  일치

  ---

  안녕하세요. 먼저 EUV의 기본 선폭은 10nm이상입니다. 디램에서는 게이트 같은 미세 선폭에서는 EUV가 사용 될 것 입니다. 하이닉스는 high-NA EUV 장비까지 메모리 반도체를 위해 구매했으니까요 ㅎㅎ 단면도를 볼수록 두꺼워지는 이유는 배선이 적층되는 과정에서 두께가 넓어지고, 컨택을 해야하기 때문입니다. 도움이 되셨다면 채택 부탁드립니다.

  ---

  ---

  댓글 1

  d

  dizy1999

  작성자

  2025.09.10

  기본 선폭이 10nm라는게 뭔가요??

• 흰

  흰수염치킨삼성전자

  코전무 ∙ 채택률 57% ∙

  회사

  일치

  ---

  안녕하세요. 멘토 흰수염치킨입니다. 필요한 특정 공정에선 쓸거에요 돈 계산했을때 euv쓰는게 이득이면 쓰죠 ㅎㅎ 도움이 되었으면 좋겠네요. ^_^

  ---
• 메

  메에모리삼성전자

  코상무 ∙ 채택률 48% ∙

  회사

  일치

  ---

  안녕하세요~! 공정에도 여러 단계가 있으며 EUV를 쓰는 공정 단계도 존재합니다.

  ---
• 3

  3분커리er삼성전자

  코이사 ∙ 채택률 49% ∙

  회사

  일치

  ---

  복잡한 패턴에서는 EUV가 유리한면도 있고 공정 단수도 줄어드는것으로 알고있습니다 위로 올라갈수록 배선층은 전기적 저항 / 신호지연 / 공정안정성등 때문에 배선을 굵게 만드는것이 좀 더 효율적입니다 도움되셨다면 채택 부탁드립니다

  ---