직무 · 삼성전자 / 공정설계
반도체 공정기술 직무에서 베릴로그가 유용하게 쓰이는지 궁금합니다. 쓰인다면 어떻게 쓰이는지, 왜 중요한지도 궁금합니다.. 어필할 점이 너무 없는 것 같아서 새로 배워야할지 아닐지 고민중인 상태입니다. 답변 미리 감사드립니다.
2022.11.10
궁금증이 남았나요?
빠르게 질문하세요.
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
안녕하세요. 메모리 소자 전공한 석사 졸예자입니다. 자신만만하게 이번 삼성 메모리 공정설계 서류 썼다가 탈락하여 고민이 많습니다. 연구실 다니면서 IF 19급 1저자 논문 게재 실적에 IF 16급 2저자 논문 게재 실적, 특허 출원 실적, 기타 논문 1저자 투고 실적, 삼성 과제 참여 실적이 있어서 교수님께서도 이정도면 문제없을거라고 하셔 자신감이 있었는데 서류에서 탈락을 하니 뭐가 문제인지 어떤 부분을 보완해야할지 감이 안옵니다. 주변에 메모리 공정설계는 합격한 사람도 안보이고.. 분야를 잘못 골랐나 하는 약한 생각도 계속 듭니다. 현실적으로 이 상황에서 어떤걸 하는게 맞을까요? 약해빠진 푸념 들어주셔서 감사합니다..
사기업 공정기술, 공정설계 분야 희망하는데 토스 im2 너무 낮은가요.. 최저기준은 넘긴하는걸로 알고있는데..
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
안녕하세요. 메모리 소자 전공한 석사 졸예자입니다. 자신만만하게 이번 삼성 메모리 공정설계 서류 썼다가 탈락하여 고민이 많습니다. 연구실 다니면서 IF 19급 1저자 논문 게재 실적에 IF 16급 2저자 논문 게재 실적, 특허 출원 실적, 기타 논문 1저자 투고 실적, 삼성 과제 참여 실적이 있어서 교수님께서도 이정도면 문제없을거라고 하셔 자신감이 있었는데 서류에서 탈락을 하니 뭐가 문제인지 어떤 부분을 보완해야할지 감이 안옵니다. 주변에 메모리 공정설계는 합격한 사람도 안보이고.. 분야를 잘못 골랐나 하는 약한 생각도 계속 듭니다. 현실적으로 이 상황에서 어떤걸 하는게 맞을까요? 약해빠진 푸념 들어주셔서 감사합니다..
사기업 공정기술, 공정설계 분야 희망하는데 토스 im2 너무 낮은가요.. 최저기준은 넘긴하는걸로 알고있는데..
답변 4
채택된 답변
