대학생활 · 삼성전자 / 공정설계
안녕하세요. High-k를 사용하는 이유가 유전율을 높여 적당한 두께로 터널링을 방지하기 위함이라 알고 있습니다. 근데 공부하던 도중, 과하게 높은 유전율을 사용하면 오히려 SS가 증가하고, leakage가 증가할 수있어 적당한 물질을 사용해야하는것을 봤습니다. 그 이유가 무엇인지 궁금합니다.
2023.08.29
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요, 이번 하반기에 취준을 하게 될 학생입니다. 제 스펙은 학교:인서울 상위권 대학 전자공학 학점:3.49/4.5 어학:오픽AL 기타: 학연생(소자,회로) 2회, 교내 논문대회 우수상, 소자공정 관련 교육, CES 참여 및 기업 홍보 정도입니다. 보시는 것과 같이 학점이 낮으며 직무 관련 스펙이 없습니다. 저학년때 매우 낮은 학점을 3학년부터 복구했지만 한계가 있는것같네요.. 이번 방학때 공정실습을 신청할 예정이지만 프로그램이 선착순 및 추첨 기반이어서 확실치 않습니다. 또한 학점이 낮은것도 낮지만 3.5를 못 넘긴게 너무 큰 것 같습니다. 취업관련 들어보면 요즘 대기업 기준 약 3.5~3.6 이상이 안되면 말그대로 서류에서 컷 될 수 있다고 하더라구요.. 제가 이번 2학기 때 재수강 및 남은 학점들을 채우면 3.6~3.7/4.5 정도를 만들 수 있을 것 같습니다만 이 성적은 하반기 지원때 반영되지 않아 현재 어떠한 것들을 준비하면 될지 여쭤보고자 질문 올립니다.
안녕하세요. 반도체 공정설계 직무를 희망하고 있는 취업 준비생입니다. 공정설계 직무는 크게 네 가지 Role로 나뉘는 것으로 알고 있습니다. 자기소개서를 작성할 때는 이 중 한 Role을 명확히 타겟팅하는 것이 중요하다고 생각합니다. 다만 많이 채용하는 Role을 선택해 지원 기회를 넓히는 것이 좋을지, 아니면 제 경험과 더 밀접한 Role을 선택해 설득력을 높이는 것이 좋을지 고민하고 있습니다. 어떤 기준으로 Role을 타겟팅하면 좋을지 조언 부탁드립니다. 감사합니다.
공정실습이나 교육 관련한 내용은 주로 특기사항과 대내외 활동 중 어디에 적는지 궁금합니다!
안녕하세요, 이번 하반기에 취준을 하게 될 학생입니다. 제 스펙은 학교:인서울 상위권 대학 전자공학 학점:3.49/4.5 어학:오픽AL 기타: 학연생(소자,회로) 2회, 교내 논문대회 우수상, 소자공정 관련 교육, CES 참여 및 기업 홍보 정도입니다. 보시는 것과 같이 학점이 낮으며 직무 관련 스펙이 없습니다. 저학년때 매우 낮은 학점을 3학년부터 복구했지만 한계가 있는것같네요.. 이번 방학때 공정실습을 신청할 예정이지만 프로그램이 선착순 및 추첨 기반이어서 확실치 않습니다. 또한 학점이 낮은것도 낮지만 3.5를 못 넘긴게 너무 큰 것 같습니다. 취업관련 들어보면 요즘 대기업 기준 약 3.5~3.6 이상이 안되면 말그대로 서류에서 컷 될 수 있다고 하더라구요.. 제가 이번 2학기 때 재수강 및 남은 학점들을 채우면 3.6~3.7/4.5 정도를 만들 수 있을 것 같습니다만 이 성적은 하반기 지원때 반영되지 않아 현재 어떠한 것들을 준비하면 될지 여쭤보고자 질문 올립니다.
안녕하세요. 반도체 공정설계 직무를 희망하고 있는 취업 준비생입니다. 공정설계 직무는 크게 네 가지 Role로 나뉘는 것으로 알고 있습니다. 자기소개서를 작성할 때는 이 중 한 Role을 명확히 타겟팅하는 것이 중요하다고 생각합니다. 다만 많이 채용하는 Role을 선택해 지원 기회를 넓히는 것이 좋을지, 아니면 제 경험과 더 밀접한 Role을 선택해 설득력을 높이는 것이 좋을지 고민하고 있습니다. 어떤 기준으로 Role을 타겟팅하면 좋을지 조언 부탁드립니다. 감사합니다.
공정실습이나 교육 관련한 내용은 주로 특기사항과 대내외 활동 중 어디에 적는지 궁금합니다!
답변 5
채택된 답변Subthreshold Swing, SS 특성은 'SS=60mV(1+Cdep/Cox)'의 식을 따릅니다. SS의 특성을 시킨다는 것은 Off current는 최소한으로 작게, On current는 최대한 크게 만들면 됩니다. 식을 보면, subthreshold swing 특성 역시 body factor를 최소화 시킴으로써 swing 특성을 향상시킬 수 있습니다. 소자에 게이트 전압이 인가되고, Channel potential, Cox, Cdep가 직렬로 연결되어 있고 body는 그라운드 상태입니다. Capacitor 2개가 직렬로 연결 되면, 그 사이의 전압은 capacitance 값에 따라 divide 됩니다. 그래서 온전히 oxide capacitance에 기여해야 하는 gate voltage가 기생 캐패시턴스로 나누어지다 보니, 채널을 형성 하기 위해서 더 큰 threshold voltage가 요구됩니다. 정리하자면, Depletion capacitance, Source/drain junction capacitance로 gate voltage가 분배되어 게이트의 제어력이 약해지기 때문에 누설전류가 증가하는 이슈가 발생하게 되는 것입니다. 이를 해결하기 위해서 gate oxide thickness를 줄이거나 high-k 소재의 절연막을 사용함으로써 정전용량을 키우고, shallow junction depth profile이나 retrograde body doping profile을 채택함으로써 swing 특성을 향상시킬 수 있습니다.
채택된 답변
