직무 · 삼성전자 / 공정설계
안녕하세요 삼성전자 메모리사업부 공정기술 직무 JD 관련 질문드립니다! JD 에서 Requirements 중 ‘반도체 소자의 물리적 / 재료화학적 분석에 필요한 역량 보유자‘ 가 Role 중 어떤 것에 도움이 되는지 궁금합니다 Role - 8대 공정기술 개발 및 생산관리 - 공정 기반기술 연구 - 공정/ 설비 문제 분석 및 자동화 시스템 구현 글자 수가 부족해 Role 의 세부 내용은 올리지 못했습니다 해당 역량이 업무에 어떻게 도움이 되는지 알고 싶습니다 감사합니다
2023.03.10
궁금증이 남았나요?
빠르게 질문하세요.
지금 현재 소자쪽으로 전공과목도 듣고 학부연구생을 하면서 준비하고 있습니다. 다만 학교커리큘럼 때문에 4-1에 디지털회로 과목(베릴로그)을 배울 수 있어서 디지털 회로 쪽도 놓치는 않은 상황입니다. 아무래도 복전이라 본전공 과목도 들어야해서 전자회로실험과 고급전자회로실험 즉 아날로그 회로 실험을 수강하지 않으려고 합니다. 이러한 방향성이 반도체 소자/공정 직무로 취준할 때 자소서 소재 부족 아니면 직무 면접 때 불리하게 작용할 수 있는지 궁금합니다.
반연 공기 희망하는데 국민대학교 석사 학벌도 가능할까요? 현실적으로 석사도 고학벌만 뽑나요? 추가로 메공설 반연공기 중 더 티오가 많은 곳은 어디인가요? 메공기 지원이 현실적일지 고민입니다…
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
지금 현재 소자쪽으로 전공과목도 듣고 학부연구생을 하면서 준비하고 있습니다. 다만 학교커리큘럼 때문에 4-1에 디지털회로 과목(베릴로그)을 배울 수 있어서 디지털 회로 쪽도 놓치는 않은 상황입니다. 아무래도 복전이라 본전공 과목도 들어야해서 전자회로실험과 고급전자회로실험 즉 아날로그 회로 실험을 수강하지 않으려고 합니다. 이러한 방향성이 반도체 소자/공정 직무로 취준할 때 자소서 소재 부족 아니면 직무 면접 때 불리하게 작용할 수 있는지 궁금합니다.
반연 공기 희망하는데 국민대학교 석사 학벌도 가능할까요? 현실적으로 석사도 고학벌만 뽑나요? 추가로 메공설 반연공기 중 더 티오가 많은 곳은 어디인가요? 메공기 지원이 현실적일지 고민입니다…
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
답변 3
채택된 답변
