취업 · 삼성전자 / 공정설계
삼성전자에서 이번에 하계 인턴이 메모리 200명 파운드리 50명이라고 들었습니다. 신규 채용 역시 비슷한 비율로 메모리가 더 많을까요?? 아니면 인턴이랑 무관할까요..
2023.08.31
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요! 2026년 상반기에 지원 예정인 전자공학과 학생입니다. 현재 공정 설계 직무를 1순위로 희망하고 있으며, 이외에 장비사에도 지원하고 싶어서 현재 설비 교육도 수강중입니다. 다름이 아니라 제가 인턴 경험을 하지 못하고 졸업을 할 예정인데, 서류에서 떨어질 것 같아서 너무 걱정입니다. 지금이라도 어떤 부분을 보완하면 좋을지 객관적인 평가 해주시면 감사하겠습니다. 학점 4.1/ 4.35(전공) OPIC AL 교육 수료증, 프로젝트 SOI NMOS 공정실습,TCAD를 활용한 성능 최적화 CMOS 공정 실습 하이닉스 반도체 공정 이해 수료증 반도체 전공정, 후공정 이론 교육 수료증 소자 특성 분석 교육 수료증 하계 반도체 공정 실습 수료증 최신 반도체 기술 강좌 수료증 AMAT 현장실습 코미코 현장실습 반도체 공정/설비 데이터 분석 수료증 반도체 장비 설계 수료증 미국 반도체 사업 연수 spotfire 활용 데이터 분석 수료증 반도체 장비 엔지니어 직무 부트캠프(코멘토)
안녕하십니까 선배님들 제가 DART 사이트에서 삼성전자DS 연구개발 부문 전년도 실적표를 분석했는데 2나노 GAA 공정의 수율 상승의 핵심이 DTCO(설계 공정 동시 최적화)라는 것이라는 것을 보았습니다. 그런데 DTCO를 펩리스 회사와 파운드리가 어떻게 하는지 궁금합니다. 다른 회사인데 동시 최적화를 한다는게 비현직자 입장에서 잘 와닿지는 않는거 같습니다. DTCO방식을 현업에서 어떻게 진행되는지 궁금합니다 !
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
안녕하세요! 2026년 상반기에 지원 예정인 전자공학과 학생입니다. 현재 공정 설계 직무를 1순위로 희망하고 있으며, 이외에 장비사에도 지원하고 싶어서 현재 설비 교육도 수강중입니다. 다름이 아니라 제가 인턴 경험을 하지 못하고 졸업을 할 예정인데, 서류에서 떨어질 것 같아서 너무 걱정입니다. 지금이라도 어떤 부분을 보완하면 좋을지 객관적인 평가 해주시면 감사하겠습니다. 학점 4.1/ 4.35(전공) OPIC AL 교육 수료증, 프로젝트 SOI NMOS 공정실습,TCAD를 활용한 성능 최적화 CMOS 공정 실습 하이닉스 반도체 공정 이해 수료증 반도체 전공정, 후공정 이론 교육 수료증 소자 특성 분석 교육 수료증 하계 반도체 공정 실습 수료증 최신 반도체 기술 강좌 수료증 AMAT 현장실습 코미코 현장실습 반도체 공정/설비 데이터 분석 수료증 반도체 장비 설계 수료증 미국 반도체 사업 연수 spotfire 활용 데이터 분석 수료증 반도체 장비 엔지니어 직무 부트캠프(코멘토)
안녕하십니까 선배님들 제가 DART 사이트에서 삼성전자DS 연구개발 부문 전년도 실적표를 분석했는데 2나노 GAA 공정의 수율 상승의 핵심이 DTCO(설계 공정 동시 최적화)라는 것이라는 것을 보았습니다. 그런데 DTCO를 펩리스 회사와 파운드리가 어떻게 하는지 궁금합니다. 다른 회사인데 동시 최적화를 한다는게 비현직자 입장에서 잘 와닿지는 않는거 같습니다. DTCO방식을 현업에서 어떻게 진행되는지 궁금합니다 !
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
답변 5
채택된 답변안녕하세요 일단 대외기사를 보니 이번이 역대급으로 채용을 최소로 줄인것 같더라구요,,, 그래서 인원이 어떻게 변경될지 아무도 모릅니다.. ㅠㅠ 본인의 직무와 가까운곳을 지원하시는게 좀 더 낫겠습니다 ㅠ
채택된 답변안녕하세요 멘티님 해당 질문에 대해 답변 드리겠습니다. 들으신 채용 규모도 확실하지 않다고 생각됩니다. 실제로 채용규모는 대외비로 진행하고 있으니까요. 채용규모는 알 수 없다고 생각이 되네요. 하지만 파운드리 투자가 많아지고 있기에 파운드리 TO가 많을 것이라 예상만 할 수 있습니다. 도움이 된 답변이라면 채택 부탁드려요! 취업에 성공하시길 바랍니다!
채택된 답변티오는 대략적으로 입사한분들 귀를 타고 와전돼서 들려오는 것을 듣는입장이고, 인사팀 아니면 정확히 알 수 없습니다, 다만 메모리 불황이 심각하고 파운드리는 투자를 넓히고 있어서 대략적으로 파운드리 to가 클 것이라고 예상되긴하지만, 어차피 지원자중에서 면접은 거의 1대3비율로 가므로 사이에 다 걸러집니다. 고로 정말 원하는 직무 소신지원하는게 자신감있고 답이라서, 티오에 너무 얽매이지 마시고 원하는 직무 하시는 걸 현직자 입장에서 강추드립니다.
아예 무관하지는 않겠지만 상황에 따라 변할 수 있는 요소가 너무 많습니다. 따라서 확실히 말씀드리기 어렵습니다...
안녕하세요 인턴은 그렇지만 막상 최종 합격 인원은 예측하기 어렵습니다.... 소신지원을 권장드립니다 감사합니다
