회사/산업 · 삼성전자 / 공정설계
Q. 삼성전자/sk하이닉스에서 asd (as-ald)를 양산에 적용하는지 궁금합니다
as-ald 관련 논문을 분석한 경험이 있어서 (전구체를 바꿔서 수율을 증가시킬 수 있다는 내용) 이거를 삼전 자소서 4번에 쓸까 하는데요 (공정기술/양산기술 지원 예정입니다) 현직자분들의 조언 듣고 싶습니다. 1. http://www.ncdtech.co.kr/2018/bbs/board.php?bo_table=board_05&wr_id=78 삼성에서 최근에 asd 장비를 구입했다는 것과 장비 업체에서 asd 장비 양산을 시작했다는 기사를 많이 봤는데 실제 반도체 양산에 적용 중인지는 잘 모르겠습니다. 아직 연구개발 단계인지, 현직자분들이 생각하시기에 멀지 않은 미래에 양산이 될 거라고 보는지 궁금합니다. 2. 또, 지금 당장 양산에 적용되지 않더라도 '직접 논문을 읽어서 수율을 증가시킬 수 있는 방법을 탐구했다~~'는 내용으로 수율 저하 원인 탐구 자세+미래기술에 준비된 자세를 써볼까 하는데 이 내용으로도 어필이 될지 현직자분들의 생각이 듣고 싶습니다. 감사합니다!
2023.02.27
답변 4
- 기흥평택하드워커삼성전자코전무 ∙ 채택률 71% ∙일치회사
채택된 답변
안녕하세요. 1.ald 장비 쓰는 쪽이 아니라 잘 모르지만 대외적으로 알려지지 않았다면 대외비 일 것입니다. 연구를 하셧다면 곧 양산이 되고 선보이는 기술이니 ald 쪽 어필하면서 적으면 될것같습니다.... 2.논문 분석한 경험을 적을 때 왜 했으며 + 어떤것을 배웠으며 + 그래서 어느 기술팀 희망 이런 플롯으로 본인이 취업을 하기 위한 간절함 이런것으로 어필하시는 쪽으로 적으시는 것 추천드디른 바입니다 이상입니다
댓글 1
민민지5556작성자2023.03.05
안녕하세요. 답변 내용이 도움이 많이 되었습니다. 어느 기술팀을 희망하는지 플롯으로 적는 것 추천하셨는데 ALD면 D팀 맞나요? 자소서 1번 항목으로 적어도 괜찮을까요?
- NNICK.KIM삼성전자코이사 ∙ 채택률 80% ∙일치회사직무
채택된 답변
안녕하세요. 반도체 연구소 현직자입니다. 답변드립니다. 1. POLY EPI를 물어보시는걸까요? 그럼 해당공정은 이미 예전부터 쓰고있습니다. 그것 외에 SIN SELECTIVE DEPO 나 OX SELECTIVE DEPO는 SUB에 따라 다르긴한데 SINGLE 장비로는 많이 쓰고 있습니다. 2. 좋습니다. 근데 그럴려면 반도체 연구소 공정설계 쪽을 지원하시는게 맞다고 보입니다.
- iiiiiiiiiiiiiiiiii삼성전자코이사 ∙ 채택률 63% ∙일치회사
안녕하세요. 해당 설비가 사용 되는지에 대해서는 모르지만... 직접 논문 읽고 수율 증가 시키는 방법 찾는 것은 좋은 자세라고 생각합니다.
- sstopdochillin어플라이드머티어리얼즈코리아코상무 ∙ 채택률 60% ∙일치직무
1 아 아직 연구단계입니다 2 네 그것은 크게 도움될겁니다.
함께 읽은 질문
Q. 삼성전자 1c d램 수율이 현재 어느정도인가요?
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
Q. 삼성전자 DS 파운드리 공정설계 인턴 고민
안녕하세요 연세대학교 전기전자공학부 4-1 재학 중인 학생입니다. 우선 제 스펙은 학점 3.71/4.3, ADsP, 컴활 2급, 삼성샤이닝스타, 동아리 회장정도 입니다. 현재까지 학부에서 경험한 프로젝트 대부분이 디지털회로/아키텍처 관련입니다. 대학원에 관심이 있어서 자대 랩실에서 인턴을 했지만 대학원이 제 길이 아님을 느껴 학부 취업을 목표 중입니다. 공정기술을 쓰려다 JD를 읽어보니 파운드리 공정설계가 눈에 들어왔습니다. 고객사의 logic 제품, LSI 제품을 위한 공정설계를 한다고 해서 NPU 설계해본 경험과 아키텍처를 많이 아는 점이 도움이 될 것 같아 파운드리 공정설계를 지원해보려고 합니다. 하지만 소자 관련 프로젝트가 없어서 걱정입니다. 그나마 유관 프로젝트로 virtuoso사용해서 28nm 4bit RCA layout 설계를 하며 PDK, LVS, DRC 공부를 했습니다. 디지털설계할 때도 PPA 최적화도 신경 썼고 소자 강의도 3개 들었습니다. 고견 부탁드립니다.
궁금증이 남았나요?
빠르게 질문하세요.

