직무 · 삼성전자 / 공정설계
Q. 증착시 dc power 변경
Pvd 증착할때 다른 파라미터는 고정하고 dc power만 변경하면 증착 속도도 변하겠지요? 둘이 비례할거 같은데 맞나요??
2023.03.29
답변 4
- 기흥평택하드워커삼성전자코전무 ∙ 채택률 71% ∙일치회사
채택된 답변
안녕하세요. DC POWER 비례관계로 속도가 높아진다고 보면 될것같습니다
- 탁탁기사삼성전자코사장 ∙ 채택률 77% ∙일치회사직무
채택된 답변
네. DC Power를 높이면 증착 속도가 올라가게됩니다. 그래서 어느정도 spec에 맞는 power를 유지하게 됩니다.
안경공대남삼성전자코부사장 ∙ 채택률 65% ∙일치회사채택된 답변
안녕하세요. 네 DC POWER를 높이면 비례관계로 속도도 향상됩니다.
엔지니어엔지니어ASM코과장 ∙ 채택률 75%장비마다 다른부분은 있겠지만 DC POWER만 물리적으로 변경한다고 해도 증착속도가 변한다고 보기에는 어려울것 같습니다. 가스 Flow 속도, RF 등 전기적인 부분 보다 화학적인 부분이 더 중요합니다.
함께 읽은 질문
Q. [파운드리사업부 DTCO역량]
안녕하십니까 선배님들 제가 DART 사이트에서 삼성전자DS 연구개발 부문 전년도 실적표를 분석했는데 2나노 GAA 공정의 수율 상승의 핵심이 DTCO(설계 공정 동시 최적화)라는 것이라는 것을 보았습니다. 그런데 DTCO를 펩리스 회사와 파운드리가 어떻게 하는지 궁금합니다. 다른 회사인데 동시 최적화를 한다는게 비현직자 입장에서 잘 와닿지는 않는거 같습니다. DTCO방식을 현업에서 어떻게 진행되는지 궁금합니다 !
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 직무 면접 질문
안녕하세요. 이번 삼성전자 파운드리사업부 반도제공정설계 지원했고 면접을 갈 것 같습니다. 직무 면접이 문제 풀이로 진행되는 것으로 알고 있습니다. 근데 직무 JD를 보면 PI, 소자, 시스템/메모리 반도체 공정 뿐만 아니라 pkg 설계 및 공정 개발 까지 그냥 있는거 다 들어가있더라구요. 제가 PKG로 서류를 준비했는데 문제 풀이를 위해서 소자/ 전공정을 준비해야 하나요..? 아니면 문제가 여러개가 있고, 거기서 제 분야를 고를 수 있는건가요?
궁금증이 남았나요?
빠르게 질문하세요.